基于FPGA的高精度时间数字转换电路设计

基于 FPGA的 TDC电路原理如图 2所示，该电路包括 16位环形移位寄存器 (Ring Shift Register)、16位输入 4位输出的编码电路 (Encoder)、时钟管理模块(Clockmgr)、8位通用计数器单元(Counter)、复位逻辑(Reset Logic)和输出逻辑部分(Out Logic)。其中环型移位寄存器和编码器组成该电路的细计数器部分，用来控制电路测量精度；通用计数器作为粗计数部分，决定电路的时间测量范围；时钟管理模块通过调用 FPGA内部 PLL资源用来为移位寄存器提供合适的工作时钟；复位逻辑控制整个 TDC电路的复位动作；输出逻辑将转换数字量的细计数和粗计数部分组合为昀终系统输出。

16位移位寄存器构成如图 3，由 16个带异步复位和置位端的 D触发器组成，初始状态或复位后电路节点 p15被置位高电平，其他节点（p14至 p0）被复位至低电平；正常工作时，在移位脉冲 clk上升沿时高电平在 16个电路节点中循环出现，通过检查某时刻电路节点的状态（高电平的位置）可以判断系统所经历的移位脉冲 clk的数量，电路的时间分辨率即为 clk的时钟周期。编码器对移位寄存器节点状态编码并作为测量电路细计数部分的 4位输出。通用计数器工作在移位寄存器节点 p15的上升沿，其计数周期为移位脉冲周期的 16倍，完成低位到高位的进位计数，并作为测量电路的粗计数部分的 8位输出。复位逻辑负责环形移位寄存器和通用计数器的复位操作。输出逻辑分别将粗计数和细计数输出的 8位和 4位数据组合为测量电路的昀终输出，并完成数据的校验。

基于 FPGA的单计数器脉宽测量电路采用在脉冲宽度对应的时间内记数的方法，因高频工作时计数器会出现跳码或漏计现象，造成系统错误输出，所以分辨率很难提高 [7]。与单计数器脉宽测量电路相比采用结构简单的细计数电路能大大提高电路的时间分辨率，并避免了通用计数器极限工作频率下的跳码现象，且细计数电路占用极少的片上资源。

3系统实现及优化

Altera公司提供的 Stratix和 Cyclone系列 FPGA芯片具有嵌入式锁相环（ PLL）模块，该模块可对外部时钟进行倍频分频及相移操作，可编程占空比和外部时钟输出，进行系统级的时钟管理和偏移控制，常用于同步内部器件时钟和外部时钟，使内部工作的时钟频率比外部时钟更高，时钟延迟和时钟偏移昀小，减小或调整时钟到输出（TCO）和建立（TSU）时间，从而提供完整的时钟管理方案。使用 Altera Quartus? II软件无需任何外部器件，就可以调用芯片内部的 PLL来实现相应功能。

该系统时钟管理模块调用 FPGA内部 PLL实现，通过 QuartusII设置参数为：Ratio为倍频/分频因子(Ratio)为 4，输出时钟相移 (Ph) 为 0，输出时钟占空比 (DC)为 50%。

该 TDC电路的时间分辨率取决于环形移位寄存器和编码电路组成的细计数部分，要得到正确的测量数据必须保证对移位寄存器输出状态的正确编码。与 ASIC设计不同，设计者很难预料 EDA软件布局布线（Layout）后的情况，而且各种不同结构和性能的可编程器件布局布线的结果也不尽相同，而且构成移位寄存器的 D触发器的时钟到输出时间（TCO）和 D触发器输入在金属连线上稳定建立的时间（TSU）也存在一定离散性，使得高频移位脉冲（纳秒级）工作下的移位寄存器在状态转换时出现毛刺现象，影响编码正确输出，同时编码器的固有延时特性也限制系统的时间分辨率。该脉宽测量电路系统采用的优化的编码算法，使得高频移位状态下编码输出能准确反映环形移位寄存器上各节点状态，从而保证了该系统的测量精度；移位时钟为 333MHz（周期 3ns）时在 Altera公司 Stratix和 Cyclone系列芯片上实现了编码器的正常工作。

该系统包含了粗记数和细记数两部分电路，粗记数电路在细记数字电路高位输出（图 3中 p15）的上升沿工作。但是由于粗记数电路的延时在被测脉冲（ clks）上升沿时可能会造成对输出数据的误读。

为解决误读现象，在输出逻辑模块里加入纠错电路。对被测脉冲 clks延时 clk周期后产生新时钟 clks1，在 clks和 clks1的上升沿同时对 q1和 q0取样并对取样数据进行处理后作为昀终数据输出，从而有效地解决了误读现象。

移位脉冲工作频率即为该测量电路的时间分辨率，通过时钟管理单元可采用不高的外部时钟便可得到很高的测量精度。

3仿真结果和测试数据

为测试该系统的时间分辨率，为基本时间数字转换电路附加特定功能电路，使其具有连续测量时钟脉冲宽度的功能，测试对象是 clks的高电平延续时间。通过改变时钟脉冲源的频率来记录该电路对应的测量数据，从而得到该 TDC电路的时间分辨率。

本文以 QuartusII Web Edition 4.2为软件平台，实验表明，本 TDC设计在 Altera各主流芯品上的时序仿真均能顺利通过。适配 Cyclone EP1C3Q240C8芯片的时序仿真表明，移位时钟为 333M(即分辨率为 3ns)，所得到的测试数据输出正确地反映了被测脉冲的宽度，被测脉冲下降沿到测量数据建立的延时为 5ns。