EDA技术与FPGA设计应用

最后针对FPGA的设计实现提出一些改进方案，FPGA实现分为编译规划、布局布线(PAR，Place And Route)、程序比特流文件生成三个阶段，当设计不满足性能指标或不能完全布线时，可进行以下改进工作：

● 使用定时约束(Timing Constraints);

● 增大布局布线级别(PAR Effort);

● 对关键通路(Critical Paths)的数字逻辑重新设计;

● 运行重布线(Re-entrant Routing);

● 运行MPPR(Multi-Pass Place Route，多通路布局布线);

● 运行平面布局(Floorplan)查看布局图及连通性。

下面重点介绍Re-entrant Routing与MPPR，它们都可改进布局布线结果，提高系统性能。其中Re-entrant Routing是指已运行过PAR后再次运行PAR，但跳过布局过程直接进行布线，如图12所示。MPPR则是根据不同功耗表(Cost tables)来运行PAR多次，通过对每一个PAR迭代评分来确定最好路径并保留，其中评分依据是未布线的连线个数、连线延迟与时序约束。

结束语

当今社会，集成电路产业已成为高技术产业群的核心战略产业，已逐渐演化为设计、制造、封装、测试协调发展的产业结构，它正进入以知识产权为创新核心的新时期。这标志着集成电路产业的竞争已由技术竞争、资本竞争进入到智力和知识产权竞争的高级阶段。

FPGA在集成电路设计应用中占有重要地位，现场可编程性是FPGA最突出的优点。用户通过利用强大的开发工具，能在最短时间内对FPGA内部逻辑进行反复设计及修改，直至满意为止，这大大缩短了产品设计开发周期，提高了最终产品性能。因而FPGA以其独有的技术优势在电子设计领域得到越来越广泛的应用。随着科学发展及工艺进步，作为重中之重的集成电路设计业必将遇到更大的挑战及发展机遇。