基于FPGA的24点离散傅里叶变换结构设计

摘要 基于Good—Thomas映射算法和ISE快速傅里叶变换IP核，设计了一种易于FPGA实现的24点离散傅里叶变换，所设计的24点DFT模块采用流水线结构，主要由3个8点FFT模块和1个3点DFT模块级联而成，并且两级运算之间不需要旋转因子，整个DFT模块仅仅需要14个实数乘法器，布局布线后仿真工作时钟频率可达200 MHz。首先根据Good—Thomas算法将并行的24路输入信号分成3组，每组8路信号，并进行并／串转换，得到3路串行信号；其次，将3路串行信号分别输入至3个FFT IP核模块进行8点FFT运算；然后，将上述3个FFT IP核模块同一时刻输出的3路信号进行3点DFT变换；最后，将得到的3路并行输出信号分别进行串／并转换，得到24路DFT输出信号。此外，设计的24点DFT结构还具有很好的扩展性，通过修改FFT IP核变换点数参数便可实现长度N=3×2n点DFT。
关键词 24点DFT；FPGA；Good—Thomas映射算法；FFT IP核

由于具有高集成度、高速、可编程等优点，现场可编程门阵列(Field Programmable Gate Array，FPGA)已经广泛用于多种高速信号实时处理领域中。离散傅里叶变换(Discrete Fourier Transform，DFT)，尤其对应的快速傅里叶变换(Fast Fourier Transform，FFT)，是数字信号处理中的一种基本变换。基于FPGA的FFT设计和实现是众多应用中的一个重要环节，是众多FPGA芯片厂商和研究工作者一直致力研究的内容。
目前，Altera和Xilinx公司都提供了可塑性很强的FFT IP核，只要改动相应的参数设置，就可以应用于不同产品中。国内不少大学及研究所也已经采用FPGA芯片设计开发具有自主知识产权的FFT。然而，目前绝大多数基于FPGA的FFT主要采用Cooley—Tukey映射算法实现基2和基4结构的点FFT。这在实际应用中存在以下问题：1)某些场合中所采用的DFT变换点数不一定满足，例如24点、48点等DFT无法采用上述FFT结构实现；2)采用Cooley—Tukey映射算法将高点数的DFT分解成若干个低点数DFT过程中，采用多级流水线结构实现FFT，但每一级输出结果需要乘以相应旋转因子后再进入下一级运算，从而增加了复数乘法器资源的使用。
以Xilinx公司Virtex IV芯片为硬件平台，结合Xilinx公司ISE10．1软件提供的FFT IP核，提出一种适合FPGA实现的基于Good-Thomas算法的24点DFT结构。相对于已有的FFT结构，设计的DFT结构不仅能够充分利用FFT IP核优良特性，还能大大节约复数乘法器资源的使用。同时，该结构还能扩展至变换长度N满足N=3×2n的DFT。

1 24点DFT实现原理
1．1 Good—Thomas映射算法
基于Cooley—Tukey映射算法和Good-Thomas映射算法的FFT均可以将长度为N=N1N2的DFT分解成N2个N1点DFT和N1个N2点DFT级联的形式。尤其基于Cooley—Tukey映射的FFT是最为通用的FFT算法，能够适应于任意N1和N2长度下的DFT。相对基于Cooley-Tukey映射的FFT，基于Good —Thomas映射的FFT只能适应于N1和N2互质情况下的DFT，但N1点DFT与N2点DFT之间的中间结果不需要采用旋转因子进行调制，从而能够大幅节约复数乘法器的使用。
假设输入序列x(n)长度为N=N1N2，其中N1和N2互质，则基于Good—Thomas映射的FFT实现步骤如下：

从以上步骤可以看出，基于Good—Thomas映射的FFT，虽然与基于Cooley—Tukey映射的FFT实现原理相似，但输入／输出索引映射不同，而且没有旋转因子。