基于FPGA的自定义总线MCMB的设计与实现
②控制信号
在MCMB事务的地址相期间，C／BE[2．．0]代表总线命令。MCMB支持7种总线操作。在地址相，需要对Wishbone侧总线的命令进行译码，转换成MCMB总线C／BE [2..0]的命令再输出至从设备。此处的译码逻辑和空间地址配置有关，Wishbone从模块将读写信号发送到MCMB总线模块，MCMB模块根据地址线上的地址译码，进行空间的选择，确定操作的类型，并译码出操作的命令C／BE[2．．0]信号。
FRAME由主设备驱动，表示一个总线事务的开始和持续。Wishbone从模块通过读写信号告诉MCMB总线操作的开始，FRAMF有效，指总线操作正在开始；FRAME保持有效，数据传送继续进行；当操作完成时FRAME无效时，表明操作已处于最后一个数据相；FRAME保持无效，表示该操作已完成。这些操作的译码过程均在MCMB总线模块中完成。
IRDY由总线主设备驱动，写操作时，IRDY#表示主设备已把写数据放在了AD [15．．0]上；读操作时，IRDY#表示主设备已准备好接收数据线上的数据。
TRDY#由目标设备驱动，表示目标设备准备好完成现行数据传输。写操作时，TRDY#表示目标设备已准备好接收数据；读操作时，TRDY#表
示目标设备已将数据放在了AD [15．．0]上。在TRDY#有效的那一个时钟的上升沿，数据传送开始并结束该数据传输，此时如果TRDY#无效，则认为是插入等待周期。
DEVSEL#由目标设备驱动，表示一个目标设备已对地址传输里主设备发出的地址进行了译码并认领了该操作，成为有效的目标设备，主设备根据该信号确定是否有一设备被选中，从而发起读写操作。
3 仿真结果分析
经过HDL语言仿真软件ModelSim仿真，利用Altera公司推出的调试工具Signal TapⅡ的逻辑分析仪进行软件调试。仿真的操作为从设备单字读写操作。通过对从设备读写的仿真和分析来验证MCMB总线IP核设计的正确性。
上位机可以对从设备的存储空间进行读写操作，当上位机发起写操作时，SMC总线地址线上的目标地址必须在从设备的存储空间范围内。图4是写入从设备存储空间操作总线IP核MCMB总线侧的时序。SMC_A[15．．0]是一个有效地址传输，上位机有效片选SMC_FSC0，表明SMC总线事务开始。同时上位机有效SMC_WE和SMC_D [15．．0]给出写入目标地址的有效数据。上化机发起写操作，等待从设备响应。当从设备准备好时，有效TRDY#信号，通知上位机从设备准备好，开始写操作。本文引用地址：http://www.eepw.com.cn/article/189629.htm
图5是从设备读操作的时序图。SMC_A[15．．0]给出一个有效地址传输，上位机有效片选SMC_FSC0，表明SMC总线操作的开始。上位机肯定SMC_RD，表明SMC总线的读操作类型，并进入等待状态。此时发起读操作，等待从设备响应，因为读操作时间较长，所以存在较长的等待周期，不能像写操作那样快速的响应，等待周期较长，当从设备准备好数据并返回到MCMB总线时，肯定TRDY#信号，告诉总线数据已经准备好，总线将数据取出，返回上位机，完成一个读操作。当等待周期，超过七个周期时，以从设备超时完成这个读操作，防止上位机挂死，一直等待数据的返回。
通过上面的仿真结果可以看出，本文设计的MCMB总线能够较好地完成数据的采集和传输，满足预先的设想，最后通过在整个机载信息采集系统上的测试来验证MCMB总线的可行性，结果表明本文设计的MCMB总线可以较好的完成机载数据的采集任务，满足现代机载采集系统对总线的要求。
4 结束语
本文主要讨论了基于FPGA的数据采集总线MCMB在机载数据采集系统中的设计，通过在Modelsim下的仿真，下载到FPGA中进行调试，验证了MCMB总线IP核设计的正确性。实现了分布式的主、从设备之间的总线接口MCMB，适用于机载大量数据快速稳定传输，真正达到高效、高速的数据双向传输。
评论