新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 一种中速高精度模拟电压比较器的设计

一种中速高精度模拟电压比较器的设计

作者:时间:2009-09-01来源:网络收藏

2.2 第一级的结构
由于第一级前置放大器需将0.2 mV的小信号输入迅速放大,同时采用输出失调存储的失调校准技术,这就要求它具有高带宽和低增益特点。因此,预放级1可以采用二极管连接成PMOS作负载的差分运放结构,同时考虑本级也是整个的输入极,它的噪声性能也对的精度有影响,因此输入则采用共源共栅(Cascode)的结构,这可将回程噪声减小gm3,4/gm5,6倍,这在比较器一端固定电位,另一端作输入应用的情况下尤其重要,最后再加入一个源随器作为输出级,既可调节后级放大器的输入直流电平达到最佳值,又可起到隔离的效果改善噪声性能。预放级1的电路如图2所示(后接的源随器未画出)。
假设电路是完全对称的结构,则整个电路的增益A1约为:

本文引用地址:http://www.eepw.com.cn/article/188689.htm


该值一般都在10以下,考虑到带宽要求和电容上失调电压饱和的问题,最终确定其取值约为5。同时,在输出端Out+与Out-之间加入复位开关,在每个比较周期的最初,由复位信号控制开关闭合。将预放级1复位,加快比较速度。
2.3 比较器第二、三级的结构
预放级2与预放级3采用相同的电路结构,为了增加放大器的增益,它在预放级1的电路基础上加入了2个交叉的PMOS管VM7、VM8,在电路中引人了弱正反馈机制,但缩减了带宽。由于预放级2的输入信号比预放级3小。设计时也可适当增大预放级2的电流,有助于提高比较速度。其电路如图3所示(后接的源随器未画出)。

同样假设电路是完全对称的,则通过弱反馈补偿后,电路的增益约为:


需要注意的是,迟滞比较器也是采用如图3所示的电路结构,所不同的是迟滞比较器使用了强正反馈机制。两者的区别就在于交叉的PMOS管VM7、VM8引入的电流相对于PMOS管VM5、VM6的电流的大小不同。当PMOS管VM7、VM8的电流大于PMOS管VM5、VM6的电流时,整个电路呈正反馈状态;反之,电路中的正反馈不足以抵消负反馈,整个电路呈负反馈状态。由于电路在大信号分析中PMOS管VM5~VM8的过载电压是相同的,因此它们的电流和宽长比成正比,故VM5的宽长比一定要大于VM7的宽长比才能实现弱正反馈。
2.4 锁存比较器与数字触发电路
锁存器实际上就是2个反相器首尾互连,由于利用反相器的正反馈的机制,输出信号与时间呈正指数关系变化,因此可将输入的小信号差量迅速放大到数字可识别的电平。同时,锁存器具有低功耗特点,因为它在一段时间内是不工作的,此时干路的开关被切断,因此无电流,功耗降低。然而,正是由于这样的工作特点。使锁存器工作时的输出状态并未持续一个时钟周期,为了串行数字输出正确以及给D/A转换器提供正确的置位信号,再生放大器后面应加适当的触发电路,以便在再生放大器工作期间正确输出持续时间为一个周期的比较结果。因此,设计出如图4所示的电路。

当φ为低电平时,输入信号In+和In-与锁存器接通,而锁存器与电源、地相连的开关均断开,锁存器处于感应输入信号阶段;同时,在数字触发电路中,高电平φ/使得开关管VMN7、VMN8导通接地,此时,低电平φ//分别通过VMP4、VMN4组成的反向器和VMP6、VMN6组成的反向器分别到达2个与非门的输入端并将其值置为高电平1,使得后级的数字RS触发器呈保持状态,持续保持输出不变。



评论


相关推荐

技术专区

关闭