时钟抖动时域分析（二）

图 19 外推 (extrapolate) 123-MHz 偏移频率的未滤波相位噪声

实际 SNR 测量结果比表 6 所列要好不少。对比实际测量结果，计算得时钟抖动和 SNR 之间存在巨大的差异。这表明，LVCMOS 输出的相位噪声实际较好地限定在由变压器决定的 900-MHz 偏移频率界限以内。

表 6 1.27-ps 时钟抖动的 SNR 结果

为了证明未滤波时钟信号的相位噪声需要积分至约两倍采样频率，我们实施了如下试验：在 CDCE72010 输出和 ADS54RF63 时钟输入之间添加不同的低通滤波器。

需要注意的是，与先前试验中的带通滤波器一样，3X 时钟频率以下带宽的低通滤波器降低了时钟信号的转换速率。低通滤波器消除了会产生更快速时钟信号升时间和转换速率的高阶谐波，从而增加了 ADC 的孔径抖动。正因如此，我们将前面试验的相同低噪声 RF 放大器添加到时钟通路，并且利用可变衰减器让转换速率匹配信号生成器（参见图 17）。

将不同转角频率的低通滤波器用于 ADS54RF63 的采样时钟（如图 18 所示），得到了一些如表 7 所列有趣值。该试验结果表明，LVCMOS 输出对时钟抖动的相位噪声影响被限制在约 200 到 250 MHz，其相当于 122.88-MHz 时钟信号的 80-MHz 到 130-MHz 偏移频率，并约为 2x 采样频率。因此，将宽带相位噪声扩至 123-MHz 偏移频率，会产生 ~445 fs 的时钟抖动，如图 19 所示。理想情况下，积分下限应该位于 500 Hz 处（原因是选择的 131000点FFT）；但是，500-Hz 到 1 kMz 偏移频率的抖动贡献值极其低，因此为了简单起见其在本测量中被忽略。

表 7 ADS54RF63 的测得 SNR

利用调节后的相位噪声曲线图，计算得抖动较好地匹配了 SNR 测量结果，其在 ADS54RF63 和 ADS5483 的 10 到 30 fs 范围内（参见表 8）。考虑到在第三谐波周围可能存在相位噪声的较小时钟抖动影响，该计算得 SNR 只是一种非常接近的估算结果。

表 8 445-fs 时钟抖动的 SNR 结果

表 9 滤波后及未滤波时钟的测得SNR

结论

本文介绍了使用某个滤波或未滤波时钟源时，如何正确地估算数据转换器的 SNR。表 9 概括了得到的结果。尽管时钟输入的带通滤波器对于最小化时钟抖动是必要的，但实验表明它会降低时钟转换速率，并使 ADC 的孔径抖动降级。因此，最佳的时钟解决方案应包括一个限制相噪影响的带通滤波器，以及一定的时钟振幅放大和转换速率，目的是最小化 ADC 的孔径抖动。
本系列文章的第 3 部分将介绍一些如何提高现有时钟解决方案性能的实用实施方法。