新闻中心

EEPW首页 > 嵌入式系统 > 新品快递 > Altera Quartus II软件v13.1编译时间缩短70%

Altera Quartus II软件v13.1编译时间缩短70%

—— 新版软件包括在编译时间上的进步,增强了高级设计流程,提高了效能
作者:时间:2013-11-07来源:电子产品世界

  公司 (NASDAQ: ALTR)日前宣布发布® II软件13.1版,通过大幅度优化算法以及增强并行处理,与前一版本相比,编译时间平均缩短了30%,最大达到70%,进一步扩展了在软件效能方面的业界领先优势。软件还包括最新的快速重新编译特性,适用于客户对 Stratix® V 设计进行少量源代码改动的情形。采用快速重新编译特性,客户可以重新使用以前的编译结果,从而保持性能,不需要前端设计划分,进一步将编译时间缩短了50%。

本文引用地址:http://www.eepw.com.cn/article/185179.htm

  软件和IP产品市场主任Alex Grbic评论说:“我们的 II软件一直能够随每一代产品一起发展,这是源于我们一开始便设计好的优异成熟的软件体系结构。采用 II最新版软件的新功能以及增强特性,我们高端的编译时间比竞争产品快2倍,性能提高了20%。”

  这一最新版还增强了高级设计工具,扩展了Quartus II软件的领先优势,因此,客户提高了效能,受益于器件前沿的功能。Quartus II软件13.1版增强了其系统集成工具、DSP Builder基于模型的设计环境,以及面向OpenCL™的Altera SDK。

  · Altera 系统集成工具自动连接知识产权(IP)功能和子系统,从而显著节省了时间,减轻了FPGA设计工作量。使用,设计人员能够无缝集成多种业界标准接口,包括,Avalon、ARM® AMBA AXI、APB和AHB接口,加速了系统开发。在Quartus II软件v13.1中,Qsys增强了系统可视化能力,支持同时查看Qsys系统的多个视图,进一步提高了效能。这样,通过在新外设中增加或者连接组件,更容易修改您的系统。

  · 面向OpenCL的Altera SDK现在全面投产,是业界唯一通过一致性测试的FPGA OpenCL解决方案,符合Khronos集团定义的OpenCL规范。它提供了软件友好的编程环境,在Altera优选电路板合作伙伴计划电路板上使用FPGA,或者使用Altera Cyclone® V SoC开发板时,支持在Altera SoC上设计高性能系统。

  · Altera DSP Builder设计工具支持系统开发人员在其数字信号处理(DSP)设计中高效的实现高性能定点和浮点算法。为工程师在设计过程中提供更多的选择,更加灵活的设计,Altera DSP Builder高级模块库现在可以集成到MathWorks HDL Coder中。对快速傅里叶变换(FFT)处理的改进包括运行时长度可变FFT,以及10GHz极高数据速率的超采样FFT,以优异的性能和多种灵活的选择来实现这些通用DSP功能。

  Quartus II软件13.1版包括Altera同类最佳的IP,延时降低了70%,资源利用率提高了50%以上,同时保持了客户的性能不变,也保持了最常用和性能最高的IP的吞吐量。这些IP内核包括10G、40G和100G以太网,以及25G至150G Interlaken。

  价格和供货信息

  现在可以下载订购版和免费网络版的Quartus II软件v13.1。Altera的软件订购程序将软件产品和维持费用合并在一个年度订购支付中,简化了获取Altera设计软件的过程。Quartus II软件订户可以收到ModelSim®-Altera入门版软件,以及IP基本套装的全部许可,它包括Altera最流行的IP (DSP和存储器)内核。一个节点锁定的PC许可年度软件订购价格为2,995美元,可以通过Altera的eStore购买。

  对于一个节点锁定的PC许可,面向OpenCL的SDK年度软件订购的价格是995美元。关于OpenCL的Altera优选电路板合作伙伴计划及其合作伙伴的其他信息,或者希望了解所支持的所有电路板的详细信息,并进行购买,请访问Altera网站的OpenCL部分。



关键词: Altera Quartus FPGA Qsys

评论

技术专区

关闭