新闻中心

EEPW首页 > 电源与新能源 > 设计应用 > 数字信号在不同时钟域间同步电路的设计

数字信号在不同时钟域间同步电路的设计

作者:时间:2011-08-22来源:网络收藏

1.2 锁存反馈法
锁定反馈法主要解决从快域向慢域过渡时,如果宽度不满一个慢周期,慢时钟可无法对进行正确采样的问题,也可用于处理异步输入信号的。如图2所示,装置由三级触发器组成,第一级触发器,数据输入端为电源,时钟输入端为控制信号,随后两级触发器由接收方时钟触发。发送方时钟域的控制信号到达后,第一级触发器的输出为高电平,在接收方时钟域对信号进行两级锁存后,若第三级触发器输出为高电平,就将第一级触发器清零。由于二三级触发器的输出延迟一个慢时钟周期,将它们做一个逻辑运算,就可以得到有效一个接收方时钟周期的控制信号。

本文引用地址:http://www.eepw.com.cn/article/178712.htm

b.JPG


图1、图2所示的,在接收方的时钟域采用两级触发器,大大增加了器的平均失效时间MTF(mean time to failure),MTF的有关计算公式在文献中给出。计算表明,对于大多数的应用,两级锁存器同步失效的概率很小,足以消除可能出现的亚稳态情况。

2 数据通路的同步
数据在时钟域之间的传递,一般不采用上述的同步器,因为多位数据的同时变化会使同步器的采样错误率大大增加。本文采用异步FIFO实现数据通路的同步。
2.1 异步FIFO
异步FIFO是一种先进先出的,发送方时钟域先把数据存储到RAM,稳定后再读取到接受方时钟域,从而实现异步数据的可靠传输。一般由读、写和FIFO存储体组成,如图3所示。

c.JPG

DIY机械键盘相关社区:机械键盘DIY




评论


相关推荐

技术专区

关闭