一种SAW RFID阅读器的信号处理电路设计

ADC的选择：接收脉冲的宽度为40ns，带宽为25MHz，根据采样定理，这里选用ADI公司的AD9057，8bit 80MHz，输入输出延迟时间tPD=9．5ns。
FIFO的选择：FIFO接收存储来自ADC高速输出的数字信号，还要将数据输出给MCU，这对FIFO的存取速度由很高的要求，这里选用IDT公司的SUPERSYNC II系列FIFOIDT72V223，最高166MHz操作时钟，容量1024x9 bit，具有可编程性，选用异步模式。
MCU的选择：通过软件编程实现40ns的脉冲控制信号，接收时实现高速的数据采集，RFID系统要求高速工作速度，这里选用性能优秀C8051F131。C8051F是完全集成的混合信号系统级芯片，它的CIP-51内核采用流水线结构，在同频率下是标准8051指令执行速度的12倍，C8051F131最高支持100MHz的时钟频率，处理速度也可达到100MIPS，32个I／0，128K Flash，8448字节内部RAM，可寻址64KB的片上外部RAM。
时钟的选择：ADC与FIFO的工作状态由MCU控制。钟振提供ADC采样时钟与FIFO写时钟，ADC采样时钟与FIFO写时钟只有同步数据才能不丢失，通过查询器件的数据资料，ADC转换速度与FIFO的存取速度可以实现衔接，可共用钟振。FIFO的读时钟与控制由MCU产生。
2．2 硬件电路设计
根据系统结构与器件的数据资料，部分电路设计如下：
(1)AD9057的电路设计：将射频接收电路输出端接入AD9057输入端：AD9057的8位数字信号输出端与IDT72V223的低8位输入端连接；使用C8051F13l控制AD9057的PWRDN端，控制AD9057的工作状态。
(2)IDT72V223的电路设计：在IDT72V223主复位过程中，对相应引脚置位可确定其工作模式。选用异步、标准IDT工作模式；数据输入由WCLK和WEN控制，输入时钟与输出时钟完全独立；只要REN和WEN使能，就可以读写数据；OE为低，表示允许输出端输出；此外，IDT72V223也提供了丰富的状态信号，将IDT72V223低8位输出端连接C8051F131的I／O口。
(3)通信电路、显示电路、时钟电路、电源电路等其它电路的设计，按照器件数据资料的要求完成电路连接。
利用Protel DXP绘制电路图与PCB版图，部分电路如图3和图4所示。完善器件布局，仿真电路与电气检查，完成加工制作。