利用单片机和CPLD实现直接数字频率合成（DDS）

3.2.1 频率值的接收与显示

键盘、显示部分用来实现用户与单片机的交互。系统采用中断查询的方式接收通过键盘输入的频率值。该频率值一方面送到数码显示接口进行显示，另一方面转化成频率控制字送往相位累加模块。键盘显示接口部分如图3所示，图中虚线框内部分均由CPLD实现。

3.2.2 数控振荡源（NCO）设计实现

这一部分是DDS信号合成中的关键部分，由DDS系统原理框图（图2）可知，这一部分主要是由相位累加器、地址总线控制器、数据总线控制器与SRAM组成。其中，除了SRAM外，其余3个模块都是在CPLD上实现。

相位累加器是整个DDS系统运转的关键，它设计的好坏直接影响到整个系统的功能和如图4所示，它实质上是1个带反馈的32位加法器，性能。把输出数据作为另一路输入数据和从微处理器送来的频率控制字进行连续相加，产生有规律的32位相位地址码。设计中采用流水线技术实现32位加法器，通过在组合逻辑之间插入触发器，降低了寄存器之间的传输延时，从而保证系统能够在较高的时钟速度下运行。

地址总线控制模块和数据总线控制模块是根据系统工作状态的不同，对系统的地址总线、数据总线以及控制线进行切换，这一部分的设计比较容易实现，这里就不再赘述。

3.2.3 输出信号调理部分

这一部分是由D/A转换器、幅度放大器和滤波器构成，其电路如图5所示。

DA器件选用的是AD公司的高速芯片9713B，该芯片的输入是12位的。幅度调节电路是由放大器组成。这是1个电流反馈的高速放大电路。它把DA输出的电流转换成电压，通过反馈电阻RFB的电流决定9617输出的幅度。RL和RFF起分流作用，限制用于I/V转换的电流，同时在9617内部提供一个输出电压幅度。流过R2的电流给9617 输出端提供一个直流偏置，调节R1的阻值可以调整偏置电流的大小。整个放大电路最大的幅度是±4.096 V。模拟输出的最后部分是滤波电路，滤波器的选择主要取决与系统所要输出的波形。譬如我们在用DDS技术合成正弦信号时，可以选用椭圆滤波器滤波。

4 结语

与传统的频率合成方法相比，DDS合成方法具有频率切换快、频率分辨率高、相位变化连续等一系列突出优点。使用单片机灵活的控制能力以及良好的人机对话功能与CPLD的高性能、高集成度相结合，能够突破传统设计中的许多设计瓶颈，使系统性能大幅度提高；同时，用这种方法实现的DDS电路具有很大灵活性，它可以根据用户的需要设计，满足用户的特殊要求。因此，该系统具有很好的开发、应用前景。

同时，我们也应该注意到由于DDS数字化实现的固有特点，像相位累加器的相位舍位、波形幅度量化和DAC器件非理想特性，使得输出信号频谱杂散较大。当合成信号的输出频率比较高时，表现得尤为突出，从而限制了输出信号的频率范围。对此，我们一方面在设计过程中应尽量减小能够引起杂散的各种因素，另外更重要的是采取一些便于CPLD实现而同时能够有效降低输出杂散的技术，如对DDS相位累加器的改进［2］、ROM数据压缩［3］、使用抖动注入技术［4］等。从而使开发出的DDS系统性能更加优良。

参考文献
1 ANALOG DEVICES，12_bit,100MSPS D/A.CONVERTERS
2 H.T.Nicholas,III H.Samulei. An analysis of the output spectrum of Direct Digital Frequency Sythesizers in the presence of phase-accumulator truncation, IEEE Proc.41st AFCS,1987495~502
3 Nicholas H T, III H .Samulei, Kim B. The optimization of direct digita frequency synthesizer performance in the presence of finite word lengtheffects, IEEE Proc42th AFCS,1988357~363
4 Vankka J.Spur reduction techniques in sine output directdigital synthesis,IEEE Proc.50th. AFCS,1996951~959
5 张厥盛，曹丽娜.锁相与频率合成技术.西安：电子科技大学出版社，1995
6 周国富.利用FPGA实现DDS专用集成电路.电子技术应用，1998(2)：49～51