关 闭

新闻中心

EEPW首页 > 工控自动化 > 设计应用 > 基于门控时钟的低功耗电路实现方案

基于门控时钟的低功耗电路实现方案

作者:时间:2011-02-15来源:网络收藏

  


图4 各种操作方式下的偏移

  分析引起skew偏大的原因,通过在ICC中跟踪路径,查看网络图,发现层分布极不均匀,分支节点最大相差6 层。在具体时序路径中,两条路径延时过大,插入了许多不必要的buffer,为构造一个平衡的时钟树,减小skew并减少对的影响,在CTS阶段采取了三个措施。

  第一,设置set_clock_tree_op tions– LOGIC_ level_bal2ance为true。CTS的操作模式有三种: 模块模式,顶层模式,逻辑级平衡模式。默认为模块模式。

  此处选取逻辑级平衡模式可得到最佳的skew,但对有一定影响。第二,复制门控单元。主要是通过修正ICG输出端的DRC来平衡扇出,并添加缓冲单元来驱动没有被门控的寄存器使得整个时钟树的结构更加平衡。首先设置cts_push _down_ buffer为true。然后sp lit_ clock _ gate – ob2jects { 3 . / latch} – gate_ sizing– gate_ relocation。

  并且在时钟树综合时结合使用- inter_clock_bal2ance选项。最后,为了弥补优化方面的不足,在CTS完毕之后用p synop t– power。不采用门控时钟、采用门控时钟但不做skew优化、采用门控时钟且进行skew优化三种情况下的skew见图4。由此可见,优化后的skew较原来相比虽有所增大,但要远小于优化前的设计。

  2. 3 功耗测量过程及实验结果分析

  布局布线完成后,导出网表到VCS中进行后仿,并得到分析功耗所需的saif文件。将此saif文件和布局布线后带有实际延时信息的网表读入PT中,加以适当的时序约束进行功耗分析,得到如图5所示的分析结果。

  由图5可知, 采用门控时钟技术后的设计总体功耗下降了22. 6 %。其中, 开关功耗下降了63. 2 % ,内部功耗下降了21. 9 %,体现了引入门控时钟技术的优势,因为门控时钟主要用于降低动态功耗,泄露功耗略有下降。总功耗由原来的1 mW降低至778 uW,功耗降低效果非常明显。除此之外,芯片核的面积也略有减小。

  


图5 布局布线完成后的功耗分析结果

  3 结语

  越来越多低功耗设计方法的出现为低功耗设计提供了无限的空间。门控时钟技术作为当前比较成熟的一种低功耗方法,已经得到普遍应用。本设计全面讲述了门控时钟的后端方法,并提出了一种门控控制项的设置方法,解决了由其引起的时钟偏移问题,对VLSI深亚微米低功耗物理层的有一定的实用价值。


DIY机械键盘相关社区:机械键盘DIY



上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭