关 闭

新闻中心

EEPW首页 > 工控自动化 > 设计应用 > 免费的 I/O:改进 FPGA 时钟分配控制

免费的 I/O:改进 FPGA 时钟分配控制

作者:时间:2011-03-28来源:网络收藏

图1中,的SERDES/PCS核可以使用几种可选的连接。PCS quad可用于多种、双工SERDES通道,连接到各种千兆以太网接口或AMC背板。

本文引用地址:http://www.eepw.com.cn/article/162246.htm


● PCSA——来自板上122.88、125或156.25 MHz的源。但是,如果使用了122.88 MHz,这将禁止PCSA上任何非CPRI接口。PCSA也可以接收来自AMC背板的


● PCSB和PCSC——来自板上125或156.25 MHz器件的源。它们还可以从AMC背板接收时钟。该时钟允许不同的速率或相同的速率时钟分别提供给PCSB和PCSC参考时钟。


● PCSD——来自板上122.88、125或156.25 MHz器件的时钟源。它们还可以从AMC背板接收时钟信号。


● 背板——连接AMC edge-finger (TCLKB)的远程通信时钟。这个时钟可以在不使用时禁用。


* 来自AMC的时钟:这个时钟能够为所有4个quad提供PCS参考时钟的驱动参考时钟源。


* 输入AMC的时钟:这个时钟能够驱动AMC模块到背板,并且可以是任意PCS quad的同一个参考时钟源。
如图2所示,AMC时钟网络最初通过多个时钟发生器,14个扇出缓冲器和一个2:1多路开关。该方案需要38个来进行时钟,还需要占用大量电路板面积。

图2 传统AMC时钟网络机制


利用一个可编程的时钟管理器件,可以大大地优化网络(如图3所示)。该方案仅需要18个来进行时钟,节省了20个可用于其他功能。此外,使用这种设计节省了超过3平方英寸的电路板面积。
这些方案通过使用两个可编程时钟管理器件来控制(见图4)。有几个板上振荡器可以合成和/或扇出作为几个时钟的输入。所有的时钟变量都可以通过对时钟管理器件的编程来进行管理。

图3 优化的AMC时钟网络设计



评论


相关推荐

技术专区

关闭