关 闭

新闻中心

EEPW首页 > 工控自动化 > 设计应用 > 高速图像处理系统中DDR2-SDRAM接口的设计

高速图像处理系统中DDR2-SDRAM接口的设计

作者:时间:2011-07-22来源:网络收藏

1.1.5 Read指令
读指令是用来对DDR2内存进行读操作,并对突发读进行初始化。其中BA0和BA1给出bank地址,A0~A1给出起始列地址。突发读结束后,激活的行在预充之前继续保持有效,直到该行被预充电。从列选择到数据输出的延迟为CAS延迟(CL),整个读延迟等于AL+CL。读操作时由内存给出一个与数据同步的数据滤波信号DQS,它的边沿与读取的数据边沿对齐。
1.1.6 Write指令
Write指令用来控制DDR2内存进行写操作,并给出burst写的起始地址。其中BA0和BA1给出bank地址,A0~A1给出起始列地址。整个写延迟为读延迟减去一个时钟周期,即写延迟等于AL+CL-1。写操作时,控制器同样给出一个与数据同步的数据滤波信号DQS,它的边沿与写数据的中间对齐。
1.1.7 Idle指令
用来使DDR2内存处于空闲无操作状态。
1.2 控制器的
本文中的DDR2 SDRAM控制器是采用VHDL硬件描述语言的,主要由4部分组成:用户界面模块(User Interface)、基础模块(infrast-ructure)、物理层模块(Physical layer)和存储控制模块(Controller)。控制器的原理框图如图1所示。

本文引用地址:http://www.eepw.com.cn/article/161777.htm

g.JPG


时钟生成模块用来产生控制器中所有模块的时钟信号。外部用户时钟通过数字时钟管理器(DCM)进行后,输出0度和90度的时钟。同时该包括了一个延迟校准模块,是用来校准读数据(DQ)对读数据选通脉冲(DQS)的延迟,以便DQS的边沿能正确对齐DQ有效窗口的中间位置。
用户模块主要包括读/写数据和地址三类FIFO,用来接收和存储用户的数据,命令和地址等信息,起到缓冲和同步数据的作用。控制器模块生成该模块所需要的控制信号。
物理层模块负责在控制信号的约束下完成用户访问地址与访问指令的解释与匹配,产生DDR2 SDRAM所需的控制指令信号,并保证指令与地址,数据的同步和信号的维持。
控制模块主要实现的功能为:在系统上电过程及系统意外复位发生时,与初始化模块配合,对控制器和所控制的DDR2进行初始化设置,复位延时保护等:在系统正常工作时,进行系统读/写请求指令的接收、应答,对系统访问地址的采样与同步,完成所需的所有状态转换、任务调度、总线仲裁、时序同步,并为用户模块、物理层模块产生相应的控制信号,为系统提供控制器状态指示信号。控制器的状态机结构如图2所示。



评论


相关推荐

技术专区

关闭