基于IDT75K62100 芯片的硬件控制库设计

对于输入包处理的SAD2，每个条目包括SPI 字段，抗重放窗口字段，密钥字段和SA 生存期字段。抗重放窗口字段32 位宽， 用来存放该SA 所接收到的验证有效的最大序列号， 接收到的包的序列号如果小于该值将被丢弃。其它字段的设置与输出包处理单元对应字段相同，不再重复。综上所述，输入包处理的SAD 每个表项宽度为208 位。

需要说明的是，以上设置是根据本安全模块实际设计的需要设置的，在IPSec 协议中建议的一些选项在本设计中省略了。例如，SPD 中的SPI 选项被省略，因为本设计中SPD 和SAD 是同时查找的，故可以将SPD 中的SPI 项省略。另外本安全模块默认使用隧道模式，密码算法为3DES，不进行认证，故SAD 中的相关选项被省略。

在设计中，SPD1 和SPD2 所用CAM 都设置为128KX144bit 模式，数据存储格式如图4－1 所示。SAD1 和SAD2 均由SRAM 组成，其存储空间为256KX36bit，这样SAD1 和SAD2 中一条SA 条目需要占用6 个存储单元。数据存储格式如图4－2 所示。

图 4－2：SAD1 和SAD2 数据格式

5 创新点总结本文的创新点在于提出并实现了一种用硬件IDT75K62100 芯片实现快速的SPD 与SAD 数据库的思想。目前的SPD 和SAD 往往用软件的方式来实现，但这极大地限制了IPSEC 处理数据流的速度，本文提出的这种思想，经过实现与测试，对提高IPSEC 保护节点提高数据流的处理速度有很大的帮助。