多天线多载波的数字上下变频的FPGA实现

作者：时间：2010-02-25来源：网络收藏

DSP-BUILDER8.0以后的版本，提供了一个新的ADVANCED BLOCK的特性，用这个新特性产生的FIR滤波器，较之以往的版本，在资源优化方面有了巨大的改进。如18通道61阶的5倍内插滤波器，由老版本生成的IP所占用的资源与ADVANCED BLOCK的比较，如下表所示：

ALUT REG M9K DSP18*18

老版本 311 652 28 13

advanced 217 533 7 12

老版本生成的IP所占用的资源与ADVANCED BLOCK的比较

可以看出，使用ADVANCED BLOCK, 无论是查找表，寄存器，还是RAM的资源，都有非常明显的降低。

此外ADVANCED BLOCK还有一些显著的优点：

1、通道接口较之以往变的非常简单清晰，无论输入输出，主要信号只有3个，数据data，数据有效data_vld以及通道号channel。

2、自动插入流水。只需要设置好相应参数，如时钟频率，目标器件，复用倍数等，它会在使用尽量少的资源并且满足时序的情况下，自动判断是否加入PIPELINE。

3、系统层面的设计。它生成的所有模块，包括FIR滤波器，都有一组系统接口，可以通过不同地址对内部寄存器，如系数等，进行访问。

4、自动实现资源复用。在时钟复用关系确定后，它能自动实现资源复用，使设计者从繁琐的优化工作中解放出来，专注于系统层面的设计。 function ImgZoom(Id)//重新设置图片大小防止撑破表格 { var w = $(Id).width; var m = 650; if(w

整个设计的FPGA实现的资源以及功耗

这个4天线9载波的设计在Altera Corporation 的3SE80F1152I3上实现，工作频率为180倍基带速率时钟，即230MHz。所消耗资源如下表所示

ALUT REG M9K DSP18*18

数目13385 19068 330 532

所占百分比 % 21% 30% 67％ 79％

整个设计的FPGA实现的资源以及功耗

内核静态功耗为734.58mW

内核动态功耗为2705.63mW

IO功耗为236.82mW

全部功耗加起来为3677.04mW。

3SE80是Altera CORPORATION的65纳米产品STRATIX III中的一款。这一系列产品在设计过程中考虑了很多功耗优化的因素，因此功耗特性比较好。比如内核电压，它是0.9V/1.1V可选，上述设计用的是1.1V电压，如果用0.9V的话，功耗还可以再降低30％。但有一点需要客户注意，使用0.9V电压的话，整个设计的时序会降低15％左右。