新闻中心

EEPW首页 > 手机与无线通信 > 设计应用 > 基于ADSP TS201的雷达信号处理机设计

基于ADSP TS201的雷达信号处理机设计

作者:时间:2010-09-09来源:网络收藏

摘要:开发了一套以4片和一片FPGA为核心的系统。DSP仅通过链路口实现点对点通信,内存空间独立。系统仅用一副板卡即完成了数据处理,使其具有硬件结构简单、体积小、程序易调试、整体可靠性高等特点,可以实现副瓣对消、四路信号的脉冲压缩与动目标检测等功能,该系统已成功应用于实际工程中。
关键词:;脉冲压缩;动目标检测

本文引用地址:http://www.eepw.com.cn/article/157122.htm

现代已成为雷达功能实现的关键,本文根据某型雷达机的系统需要,对其硬件结构及软件做了系统优化。了1套以4片和1片FPGA为核心信号处理板,该系统仅用l副板卡即实现空时二维信号处理。实现了自适应副瓣相消,4路脉冲压缩与MTI/MTD,副瓣匿影和差波束测角等算法,可以完成对目标距离,方位偏差量的测算,满足系统需求。

1 系统组成分析
回波信号在天线上进行部分微波合成,形成和、差通道信号及两路辅助天线信号,进行IQ正交插值,1/8抽取后,形成4路待测数据,数据率共为128 MB/s。系统算法结构,如图1所示,主要由旁瓣相消模块,数字脉压模块,MTD处理模块由3部分组成。和路信号MTD(FFT-CFAR)后经副瓣匿影若判定有目标则再由和、差两路数据计算方位偏差量。

8a.jpg


以雷达工作的低重频模式为例,IQ数据为5 388点,重频为140 Hz,考虑到一定的时间余量,4路信号的传输及处理必须在6.7 ms的时间内完成。因此系统的数据速率、数据量及运算规模决定了系统必须具有以下特点:
(1)具有高性能浮点处理芯片,可完成旁瓣相消、脉冲压缩、相参积累、杂波图、恒虚警处理。
(2)内部各处理芯片间可进行高速数据传递且可外部扩展存储芯片,保存大量数据。
(3)具备对外的数据接口和控制接口,并可输出故障检测信号。
(4)软件设计中必须进行大量优化,保证上述所有处理模块在1个脉冲周期内完成。


上一页 1 2 3 4 下一页

评论


相关推荐

技术专区

关闭