基于固态存储技术的DRFM设计
2．1 中频采集模块设计
中频信号采集模块主要是完成中频信号的模／数转换，并将转换后的数据通过FPGA处理后传输给存储模块。主要由前端调理电路、6片高速ADC、时钟分配电路、FPGA、电源五部分组成，前端信号调理电路主要是完成信号的放大或者是衰减，以匹配A／D的输入要求，高速ADC完成模数转换，FPGA负责接受A／D的数据和传输以及整块板卡的控制。其构成框图如图2所示。本文引用地址：http://www.eepw.com.cn/article/156272.htm
该设计的高速ADC采用TI公司的高速ADC即ADS6149。ADS6149是一款高性能的14位，250 Mb／s采样率模／数转换器，它提供出色的高模拟带宽和低输入抖动，在高频信号输入时，ADC提供极高的SNR和SFDR指标，其内部包括可编程增益设置，可以用于提高小信号输入时的SFDR性能。时钟对于高速ADC系统而言尤其关键，这是因为时钟信号的时序准确性可以直接影响ADC的动态特性。该设计选用ICS834061，它是一款集成高频时钟发生器，在单芯片中集成整个锁相环系统和时钟扇出系统，外围器件只要1个晶振，具有2路LVPECL时钟扇出，输出频率范围20～500 MHz可调，时钟抖动最大只有6 ps，能满足该设计的要求。
2．2 中频还原模块设计
中频信号还原模块完成处理后的信号的还原，主要由FPGA、高速DAC、后端调理电路、时钟分配电路、控制信号发生电路，电源6部分组成，其中FPGA负责将处理之后的数据发给D／A转换器以及整块中频还原卡的控制。高速ADC完成模／数转换功能，后端调理电路提供A／D转换后的滤波和信号放大功能，时钟电路为系统提供高精度、低抖动的时钟信号，其构成框图如图3所示。
评论