新闻中心

EEPW首页 > 手机与无线通信 > 设计应用 > 基于Verilog HDL滤波器的设计

基于Verilog HDL滤波器的设计

作者:时间:2011-08-19来源:网络收藏

  计算控制器用于控制滤波单元中移位寄存器移位,累加器的循环周期和计算输出,并控制移位寄存器的数据输入。

  2 利用语言实现以上功能

  2.1 用语言进行算法建模

  计算机控制器的veril—og模型:

  寄存器组中每个寄存器的位数为0,1,…,num一1。



评论


相关推荐

技术专区

关闭