基于MPSoC的以太网接口设计与实现
3 实验结果
该硬件结构在Xilinx M525开发板上验证实现，FPGA芯片型号为Virtex-5 XC6VLX550T，其中芯片逻辑资源为207360，存储资源为11．39 MB，寄存器资源为207 360，系统硬件在FPGA中资源占用如表1所示。本文引用地址：http://www.eepw.com.cn/article/155185.htm
表1是系统设计通过ModelSim功能仿真后，在Xilinx ISE工具上综合后的结果，综合频率高达245．562 MHz。在系统运行中，以太网控制器IP核时钟工作频率在125MHz，系统时钟频率为100MHz。通过仿真和FPGA下载验证后，接口通讯时钟周期统计如表2所示。
通过表2可以看出，以太网接口设计在完成两种协议转换和跨时钟数据传输中，通讯响应时间短，且具有实时和稳定传输，避免了异步时钟在数据传输中的效率问题。
实验测试，把FPGA开发板与PC机通过网线连接，如图6所示。在PC机上编写软件程序，用于发送和接收硬件系统数据，通过修改数据文件，测试不同深度的数据传输。比较发送数据和接收数据文件，判断传输误码率。
实验测试了不同文件大小的数据传输需要时间，统计结果如图7所示。测试结果，发送与接收文件数据，与预期结果一致。通讯时间与数据文件大小近似于线性关系，且传输时间短。以太网接口设计模块为MPSoC承担网络数据通讯，提供了实时和高吞吐率的通讯速度。此外，以太网模块可以用于系统单模块集成调试传输源数据，提高验证效率。以太网接口模块也可以应用于通讯网络，实现系统数据与网络通讯信息的交换。
4 结束语
研究了以太网在MPSoC中的数据通讯，解决了系统在网路通讯中的实时和高吞吐率的数据传输瓶颈。通过该接口与多核系统通讯，可以完成局域网到广域网数据信息传递。
评论