新闻中心

EEPW首页 > 手机与无线通信 > 设计应用 > 基于PowerPC的多网口系统抗干扰设计

基于PowerPC的多网口系统抗干扰设计

作者:时间:2012-05-15来源:网络收藏

3.3 未使用的重要信号的特殊处理

电路的输入引脚一般都不悬空, 尤其是CMOS 电路的输入引脚绝对不能悬空,否则可能会使栅极因感应静电而击穿,也可能会因受到外界噪声的干扰而破坏电路的正常逻辑关系。

时, 对于MPC8360E 芯片的一些重要的不可以悬空的引脚进行了上拉或下拉的处理。

以图3 为例,MPC8360E 有两个时钟输入CLKIN 和PCI_CLK(PCI_SYNC_IN),当工作在PCI 缺省模式时,(本采用的工作模式), 时钟信号通过PCI_CLK 输入, 并不需要CLKIN.但是引脚CLKIN 不能悬空,要通过1K 电阻连接到地。

再如PCI 信号M66EN 作为输入引脚也不能悬空,可以上拉到固定电平,也可以下拉到地,系统中选用下拉到地的方式。

3.jpg

图3 未使用的重要信号的特殊处理

3.4 网络芯片的处理

网络芯片DP83848IVV 和DP83849IVS 都含有内置稳压器,其电源反馈供电电路要正确处理。每个内置稳压器有电源反馈输入引脚和电源反馈输出引脚,要确保其正确工作,必须将电源反馈输入引脚连接到电源反馈输出引脚, 而且还要在靠近各个电源反馈输入引脚处分别并接一个0.1μF 的小电容, 以及在靠近电源反馈输出引脚处并接一个0.1μF 的小电容和一个10μF的钽电容。

4 PCB

高速电路系统PCB 的好坏严重影响了系统的能力, 干扰严重的时候会造成系统无法正常工作。在进行PCB设计时,分别考虑了系统分层与布局、特殊布线及电源平面地平面处理等关键问题。

4.1 分层与布局

确定电路板的布线层数、电源层数以及它们之间的相对排布位置对PCB 设计至关重要,成功解决这些问题,不但可以得到一个好的叠层结构, 还可以更好地防范大多数信号整体问题和电磁兼容性(EMC)问题。多网口嵌入式终端系统,采用了六层叠层结构,其中布线层有四层,电源层和地层各有一层,并且选择将电源层和地层分别放在第2 层和第5 层, 以更加方便地控制信号的阻抗。

多网口终端系统的元件布局遵循信号流向原则, 把同类元器件按相同的方向摆放原则和尽可能地使互连线最短原则等一般原则,同时它的布局还注意了以下几个方面:

⑴电源的去耦电容遵循就近原则, 即每个电源的去耦电容尽量挨着该电源引脚摆放。

⑵芯片MPC8360E 是BGA 封装,布局时与该芯片相关的旁路电容、时钟终端RC 电路、阻尼电阻等小零件要靠近芯片摆放。

⑶网络芯片内置稳压器的滤波电容要特殊放置: 在靠近各个电源反馈输入和输出引脚处均放置一个0.1μF 的小电容,另外靠近电源反馈输出引脚处还要放置一个10μF 的钽电容。

4.2 布线策略

本系统的PCB 设计在遵循45°拐角布线、相邻层垂直布线等一般原则基础上,使用了一些特殊的布线技巧,以减少布线对系统的可靠性产生的不利影响。

4.2.1 BGA 走线

芯片MPC8360E 是BGA 封装,系统中的高频信号大都是从此封装拉出的,为了使BGA 自身信号的干扰降至最低,布线遵循BGA 芯片自身的走线原则。①BGA 封装的芯片MPC8360E扇出前先将芯片由中心以十字划分,过孔分别朝左上、左下、右上、右下方向打在芯片引脚与引脚正中间。如果走线需要,过孔可以从表面层拉出之后再打, 需要注意的是信号线不能在内部回转,要以辐射形态向外拉出。②当旁路电容和芯片MPC8360E在同一面时,走线直接从芯片引脚接至旁路电容,再由旁路电容拉出打过孔到电源平面。③当旁路电容与芯片MPC8360E 不同面时,即旁路电容在底层时,它与芯片MPC8360E 临近的电源、地引脚共享同一个过孔,且线长不超过100mil.④电源线宽、地线宽和时钟信号的线宽大于一般信号的线宽。

4.2.2 等长布线和蛇形布线

有些数据信号或者地址信号对实际走线长度十分敏感,如果它们的长度不匹配就会引起信号的不同步, 从而影响系统的正常工作。在布此类信号线时一般通过采用等长布线的技巧达到信号线长度匹配的要求。本系统中, ①通过等长布线, 芯片MPC8360E 的引脚LSYNC_IN 到引脚LSYNC_OUT 的长度等同于MPC8360E 到SDRAM 的长度,实现了同频同相。②系统中用了两片SDRAM 芯片MT48LC32M16A2,在布线时也采取了等长布线的策略。其中时钟线长度控制在2567±25mil;控制信号线以及地址线和时钟线等长,且线长误差不超过±100mil;数据线尽量和时钟线,地址线以及控制线等长但长度不长于这些线。

等长布线往往需要在规定的空间里增加布线的长度, 这时不可避免的要用到蛇形走线的技巧。如,系统通过蛇形走线增加SDRAM 中某些数据线和时钟线的长度,以实现两片SDRAM 数据线之间和时钟线之间的等长。这样做不但减少了电磁辐射,也调节了延时以满足系统的时序设计要求, 从而使得系统更加可靠。

4.2.3 差分布线

网络收发芯片DP83848IVV,DP83849IVS 中存在差分信号,如TD±,RD±,这些成对的信号在布线时要采用差分布线。一般来说,差分对信号的走线要在同一布线层(side-by-side),它们长度相同并且尽量保持平行, 这样既可以保证两个差分信号时刻保持相反极性, 又可避免出现两线忽远忽近引起差分阻抗不一致的情况, 从而达到减少共模分量和减少反射的目的, 更有利于解决信号完整性(signal integrity)问题。以图4 为例,系统PCB设计中,在PCB 绘图软件中对差分信号的规则进行了设置,以达到差分布线等长等距的要求,从而提高了系统的抗干扰能力,有效地抑制了EMI,还使得时序定位更加准确。

4.3 电源平面(线)和地平面(线)的处理

六层电路板中其中一层全部用铜箔做成地平面, 有效地解决了高频电路的信号完整性问题。另外,电源使用整层平面,然后根据系统电压的大小对电源平面进行分割, 以减少电压之间的相互干扰。其中,在进行电源分割时,尽量使芯片的电源引脚就近打孔后可以直接到达电源平面。



评论


相关推荐

技术专区

关闭