DRM系统及其测试接收机的设计方案
4.3 主控制程序流程圈本文引用地址：http://www.eepw.com.cn/article/154227.htm
根据图2所示的DRM信号处理时序，图4为ARM基带处理主控制程序流程图，依次进行码元同步、整数倍频偏估计、帧同步及后续信道解码处理。上述过程实现了DRM接收机基带信道解码过程。
4.4 测试结果
测试信号采用模式C、10kHz带宽的DRM信号，信道采用标准中提供的2号信道模型，SNR=23dB，频偏为2倍子载波间隔。
测试结果示于图5中，其中图5(a)为未经过同步和均衡处理的数据星座图;图5(b)(d)为接收信号通过硬件正交解调、同步、均衡、信道解码等模块后输出数据的星座图。从图5中可以看出，经过同步、均衡处理后，星座图明显改善，处理器有效地解出了三个通道的数据。
数字广播产业有广泛的市场前景，而拥有自主知识产权的接收机对民族工业具有特殊意义。本文讨论的DRM测试接收机信号处理流程及硬件平台的结构是对硬件实现DRM接收机的一次有益尝试。上述结构、算法已经在ARM7和FPGA的硬件平台上联调通过，验证了本文提出的信号处理流程及硬件平台的可实现性，但所验证的主要是基带信号处理功能，还没有包括接收机的全部.整个测试接收机的设计工作仍然需要进一步完善。
评论