架构创新持续提升FPGA的性能与功耗水准

　　编者按：近日，All Programmable FPGA、SoC 和 3D IC 的领先企业赛灵思公司(Xilinx)宣布，延续 28nm工艺创新，投片可编程逻辑器件(PLD)行业首款20nm All Programmable器件;发布行业第一个ASIC级可编程架构UltraScale。这些发布的背景和意义是什么?

　　先进工艺还需配合好架构

　　问：为什么20nm时会出现UltraScale架构呢?

　　汤立人：工艺非常重要，但也不是全部。如果要达到一定的性能和功耗，还需要架构创新。如果仅仅提升制程工艺，其他不变的话，就达不到较高的性能和功耗水准。　　

 

　　问：UltraScale为什么称为ASIC级?会带来哪些优势?

　　汤立人：可编程在功耗和性能方面是有代价的。ASIC虽然是不可编程的，但许多地方可以直接连接，效率提高。因此，就像解决交通堵塞问题一样，过去，有限的道路导致主线堵塞，现在通过高速路实现智能交通流。UltraScale架构不仅可以解决系统总吞吐量扩展和时延方面的局限性，而且还能直接突破高级节点上的头号系统性能瓶颈——互连问题。UltraScale在布线、类似ASIC的时钟分布、增加CLB逻辑、控制集功能以及关键路径优化方面具有明显的优势。

　　不仅如此，UltraScale架构在完全可编程架构中应用了尖端的ASIC技术，能从20nm平面FET扩展至未来的16nm 鳍式FET甚至更先进的技术，并可从单芯片电路扩展为3D IC。

　　满足高带宽应用

　　问：UltraScale架构的目标应用是什么?

　　汤立人：基于UltraScale架构的FPGA将支持新一代智能系统，满足其新的高性能架构要求，这些应用包括：带智能包处理和流量管理功能的400G OTN;带智能波束形成功能的4X4混合模式LTE和WCDMA无线电;带智能图像增强与识别功能的4K2K和8K显示屏;用于智能监视与侦查(ISR)的最高性能系统;数据中心使用的高性能计算应用等。