新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 如何利用电容式数字隔离器进行设计

如何利用电容式数字隔离器进行设计

作者:时间:2010-01-12来源:网络收藏


在底层布线低速控制信号。这些信号链路拥有足够的余量来承受过孔引起的中断,从而实现了更大的灵活性。


受控阻抗传输线是特性阻抗Z0始终受控于其几何特性的走线。走线长度大于15mm(tr=1ns)和 30mm(tr=2ns)时,走线阻抗必须要与器输出阻抗Z0~rO匹配(如图4所示),使信号反射最小化。这被称为源阻抗匹配。 图 4 源阻抗匹配:Z0 ~ rO

图 4 源阻抗匹配:Z0 ~ rO


器的动态输出阻抗r0,可以通过器数据手册中列出的近似电压-电流输出特性线性部分得到。一般来说,标准输出阻抗大约为70Ω。因此,对一条标准的2盎司镀铜线和电介质为4.5的FR-4而言,接地层上8mm宽、10mm长的走线几何形状会产生所需的70Ω特性阻抗。


布线指南


建议遵循下列几条主要的布线原则,以保持信号完整性和低EMI。


为了将串扰降至10%以下,需保持信号走线是高速信号层到接地层距离的三倍(d=3h)。信号走线下的回流密度遵循1/[1+(d/h)2]函数,因此其在d>3h点上的密度会非常低,从而避免邻近走线中出现较大的串扰(请参见图5)。 图 5 利用 d = 3h 来最小化串扰

图 5 d = 3h 来最小化串扰


使用45o走线弯曲(或者斜切式弯曲)而非90o弯曲,可保持有效的走线阻抗并避免信号反射。


为了实现在噪声环境下的工作,将隔离器的闲置启动输入通过一个电阻器(1kΩ到10kΩ)连接到合适的参考层。将高电平有效、高位允许输入连接到电源层,同时将低电平有效输入连接至接地层。


当过孔电感增加信号路径电感时,要避免各层随快速信号走线改变。


在隔离器与周围电路之间使用较短的走线长度可避免噪声引入。隔离器通常会带有隔离式DC/DC转换器,后者提供了跨越隔离层的电源。由于隔离器的单端传输信号对噪声引入过于敏感,因此邻近DC/DC转换器的开关噪声可以很容易被长信号走线引入。


将大容量(比如10μF)置于靠近电源如稳压器旁,或是在电源进入PCB的地方。


通过将的电源端直接连接至器件的电源端,然后经过孔连至Vcc层,在器件上安装小容量的0.1μF或0.01μF旁路。经数个过孔将电容接地端连接至接地层(请参见图6)。 图 6 将旁路电容直接连接至 Vcc 终端

图 6 将旁路电容直接连接至 Vcc 终端


将多个过孔用于连接旁路电容和其他保护器件(例如:瞬态电压抑制器和齐纳二极管),从而最小化接地连接的过孔电感。


总结


尽管关于PCB的资料有很多,但本文主要提供一些涉及隔离器电路板的建议。遵循这些建议将有助于在最短的时间内完成一个符合EMC标准要求的电路板

隔离器相关文章:隔离器原理

上一页 1 2 下一页

评论


相关推荐

技术专区

关闭