新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > MAX146/MAX147的中文资料及应用电路

MAX146/MAX147的中文资料及应用电路

作者:时间:2010-03-09来源:网络收藏

一般情况下应确保CPU的串行接口工作在标准模式,以保证CPU产生串行时钟,所选时钟频率应在100kHz~2MHz。其软件设计步骤如下:

本文引用地址:http://www.eepw.com.cn/article/152048.htm

(1)设置控制字节TB1为外部时钟模式的格式为:1xxxxx11B,其中xxxxx用来控制通道及转换模式;

(2)使CPU采用通用I/O线,并使CS为低;

(3)CPU发送TB1,同时接受一个字节RB1,并将其舍去;

(4)使CPU再发送一个字节(00h),同时再接受一字节RB2;

(5)让CPU再发送一字节(00h),同时再接受一字节RB3;

(6)为CS为高电平。

图2给出了这一过程的时序图。其中字节RB2、RB3包含了转换的结果,首位和属3位都为0。全部转换过程的时间主要由时钟的频率及二字节间的空闲时间来决定,为避免T/H的过多衰减,应保证其全部转换时间不超过120μs。

2.4 数据输出

在单极输入模式中,输出为无符号二进制数;在双极模式中,输出为二进制补码数,数据在时钟的下降沿输出,MSB在前。

2.5 时钟模式

MAX146/147可采用内部或外部时钟模式来进行连续逼近的转换,还可驱动模数转换的每一步。当控制字节的最后一位输入后,SSTRB升高一个时钟周期,并在12个时钟脉冲的每个下降沿将转换后的连续逼近的位发送到引脚上。当CS为高时,SSTFRB和DOUT为高阻状态,在CS的下降沿,SSTRB输出个逻辑低电平。整个转换过程须在几毫秒内完成,否则,转换的结果会被采样保持的电容所衰减。在串行时钟的频率低于100kHz时,应采用内部时钟模式,否则,采用间隔时间将超过120μs。

3 与TMS320F206的接口设计

TMS320F206与MAX147的外部时钟模式接口电路如图3所示。启动转换和经串口传送数据须经以下几个步骤:

(1)将TMS320F206的CL:KK和CLKR引脚以及MAX147的SCLK引脚设置为输入状态和上升沿有效,且都工作在外部时钟方式。

(2)在TMS320F206的XF引脚输出低电平以驱动MAX147的引脚,从而使MAX147可从DIN引脚接收到控制字节。

(3)向MAX146/147写入形如10001111的字节,以使MAX147可工作在单端、单极、外部时钟模式,000表示MAX146/147的第一管脚为模拟信号输入端。

(4)MAX147的SSTRB引脚的输出用于给TMS320F206的FSR引脚提供输入信号,SSTRB的下降沿表示转换正在进行,该下降沿同时可作为TMS320F206的帧同步信号来通知TMS320F206准备接收数据。

(5)在接下来的16个时钟信号的每一个下降沿,TMS320F206将读出转换结果的每一个数据补充位,与转换结果无关,应舍去。

(6)变CS为高电平,以使MAX147处于低功耗状态,直到下一次启动转换时,再使之变为低电平。

4 MAX146/147的参考接线方法

为使MAX46/147更好地工作,推荐使用印刷电路板,尽量不用漆包线连接。在印刷电路板布线时,应把数据线和模拟回路彼此分开,同时应禁止数据线和模拟线平行布置,也不能在MAX146/147的下面穿行数据线。

图4所示为推荐的接线方法。即将所有的模拟地接到输入端的模拟地的一个点上,将所有的数据地同样也接到一个点上,然后再连接在这两点,而其它的数字地则不能接到模拟输入的起始端点上。为减小地线上噪声,输入端的地线应尽量短,且电阻尽可能小。

电源线上的高频干扰也会影响A/D转换的正确转换工作,为此,图4中在MAX146/147的电源输入脚VDD与上述的模拟地输入起点间并联了两个电容,其值分别为1μF和0.1μF,同时应使电容的两个管脚尽量短,以减小从电源上引入干扰。在电源上干扰幅值很大时,可按图中所示在VDD和电源间再接一个10Ω的电阻,组成一个低通滤波器。


上一页 1 2 下一页

关键词: A/D 串口 干扰 MAX146/147

1 MAX146/147简介

href=http://www.elecfans.com/soft/study/inbuilt/2009/2009111353223.html> color=#444444>MAX146/MAX147是MAXIM公司生产的一种通用型A/D转换器。它具有8个单端输入通道或4个差动输入通道。采用单电源供电 其中MAX146的工作电压为2.7~3.6V MA

评论


相关推荐

技术专区

关闭