基于PC104总线的2FSK调制器的设计与实现
数据接收电路就是要在正确的时序上将所需的数据进行提取，还要实现将电路工作状态传送回总线，以便总线决定是否发送下组数据的功能。由于PC104总线最高支持约8 MHz的时钟频率，而受控设备所需的2FSK信号频率为几千赫兹，因此这里只用8位数据总线就完全能够满足要求。
总线接收电路如图2所示。其中SD0～SD9，SA0～SA9是从总线发来的数据、地址信号，SELO～SEL3为分路选择信号，ANSWER0～ANSWER3为FPGA的状态返回信号，由于总线速度要比2FSK输出速度高得多，因此，总线要对FPGA数据缓存器是否为空进行查询，当FPGA没有完成数据转换时，总线要等下个周期，直到状态返回信号显示FPGA内部为空时，总线才可以发送下组数据到FPGA。74LS273负责将每路的数据分别进行锁存，4路数据共使用4个。OUT1D0～D7为第一路8位数据输出，LOCK0为其控制信号，表示数据的更新。本文引用地址：http://www.eepw.com.cn/article/152019.htm
3 FPGA及其外围电路
FPGA具有集成度高、设计灵活、易于修改、节省空间、通用性高等优点。本调制器中FPGA采用的是Al-tera公司的EPF10K20TC144-4器件，该器件具有20 000个典型门，1 153个逻辑单元，144引脚，包括2个全局输入时钟，4个全局输入，86个通用可编程I／O引脚。该芯片采用TQFP封装，芯片面积较小，功耗低，其输入、输出与TTL与PC104总线电平完全兼容。FPGA电路主要实现的功能为：接收数据提取电路发送的分路数据；以总线上的SYSCLK时钟为基准，通过分频产生受控设备能识别的频率；为每路输出进行2FSK的数字调制，保证信号的连续性；完成本身的FPGA电路配置。
评论