基于嵌入式DSP应用的低功耗优化策略

　　架构

　　应用范例如图2所示。音频信号经过采样通过多声道缓冲串行端口(McBSP)回放到DSP。DSP DMA引擎向McBSP输入或读出采样信号。立体声音频数据通过RxSplit任务分离为两个数据流，并在Processing Task中进行处理。DIP开关用于选择G726编码／解码处理或简单音量控制。两个声道随后在TxJoin任务中组合，然后输出至扬声器。

　　图2：音频应用范例。

　　Control(控制)任务被周期性触发，以检查DIP开关以确定是否需要进行模式切换，如改变处理模式或进入睡眠状态。根据应用模式的不同，Control任务可能会检查CPU负载，如果合适还会更改V/F设定点。

　　与电源相关的关键设计决定包括：

　　1. 使用OS线程及阻塞原语(blocking primitive)使时钟空闲；

　　2. 使用DMA提高后台数据(background data)传输效率。只有在DMA块中完成传输后即中断CPU,而不是在每次从串行端口导入或读出数据采样时；

　　3. 使用共享的外部时钟控制串行端口(无需对串行端口进行重新编程，即可进行DSP CPU的频率调节)；

　　4. 记录一次回叫，以便为编解码器驱动程序设定钩子机制，这样当应用进入深度睡眠模式时关断编解码器；

　　5. 在音频质量下降前使用校准功能恢复设定点频率(及电压)；

　　6. 使用电源管理器的时钟适应功能，使周期函数以特定速率工作跟随频率的调节；

　　7. 在DSP再引导之间使用电源管理器“深度睡眠”接口。

　　本文结论

　　上面的低功耗设计策略的总体效果总结如表1所示，其中：

　　模式#1为基准测量，全部使用片外代码；

　　模式#2消除所有片上代码，DSP级节电效果较小，但板级节电达到19%；

　　模式#3包括一些引导时间节电配置(如关闭DSP的CLKOUT信号、未用计时器的自动空闲配置以及关闭板上LED)，以及在BIOS空闲环路中的闲置，从而可实现25%的DSP内核节电；

　　模式#4为设定点在1.4V的条件下降至144MHz时的功耗，在该模式下可进行音频处理，同时仍能满足实时最低要求，从而实现52%的DSP内核节电；

　　模式#5为应用处于待机模式下的功耗，该模式配置包括外部编解码器关断、设定点支持以最小电压最大频率快速启动驱动、DSP处于门控时钟深度睡眠模式，该模式下的待机功耗仅为361?W。

　　设计人员可根据特定应用的要求选择适用的技术。利用OS的这些支持功能，设计人员能够以低开销方便而可靠地提高应用的电源效率。本文讨论的电源优化策略是一种从嵌入式项目之初即可用于降低与调节应用功耗的通用模型。当测量功耗无法满足要求或需要采用额外的运行时技术时，上述策略可重复使用，先期步骤也可重复进行