基于EMIF接口的数据采集系统的设计

3．2 硬件设计
图3所示是TMS320C6713外围的主要的功能框图。

如图3所示，本设计的外围器件主要包括：双口RAM，用于与定点核DSP芯片(如TMS320F2812)交换数据；Boot Flash，当程序的大小大于192 KB，用于存储启动程序；SDRAM，用作运行部分程序的存储介质；CPLD，用于逻辑扩展；AD7865，用于采集电压电流的实时数据。
AD7865是一种高速、低功耗、四通道同步采样的14位A／D转换芯片，该芯片内部有1个2．4μs的逐次逼近型A／D转换器，4个跟踪／保持放大器，内部2．5V参考电压，同时片上还集成有时钟振荡器和1个高速并行接口。AD7865可大大简化硬件电路设计。AD574转换时间为25μs，而AD7865完成四通道信号的同时转换，则只需要100 μs。 AD7865内部4个采样通道的输入信号是同步采样的，只需发送1个脉冲的采样启动信号，芯片将自动完成采样、逼近和存储数据到片内特定寄存器等工作，单路采样速率350 KSPS，四路同时采集时100 kHz。
根据设计需求可设定调理电路放大倍数为2倍(反相放大)，则实际值与A／D的采样值之间的关系可由式(1)表示。
实际值=采样值／213x10／(-2)×传感器系数 (1)
若采样值为正数时可用式(1)，否则需先进行求补处理。
AD7865的前端调理电路如图4所示。

AD7865的外围连接电路如图5所示。

TMS320C6713的EMIF接口各信号线可以根据EMIF接口的示意图(图2)连接。在这里需要注意的是各信号线的上拉、下拉和信号线上的限流等措施。可按照如下原则设计：1)地址线和数据线以及控制线出口处可以串联33 Ω的电阻，以达到限流的效果；2)对于某些敏感信号(如片选／CEx信号，保有信号／HOLD等等)在默认状态下的电平，应该通过上拉和下拉进行确定。一般情况下，上拉电阻用10 kΩ的电阻，下拉电阻用1 kΩ的电阻。
CPLD的主要功能主要是实现逻辑扩展，在本设计中，CPLD的主要工作是在DSP6713和多片AD7865芯片之间进行信号的解析和传递。选用的CPLD芯片是ALTERA公司的EPM570，该芯片相较于其他同类型的CPLD而言，配置简单、存储容量大而价格较低廉。其外围电路比较简单，可以参考ALTERA公司关于该芯片的引脚功能表，在此不做赘述。