H.264算法的DSP移植与优化
2.3 ICT/反ICT和量化
原始的ICT/IICT和量化算法不能够充分发挥DSP的并行优势,以至于8个功能单元在编码的过程中都处于闲置状态,存储器中的数据被频繁重复的访问也导致了DSP运行效率的降低。在图4所示中,提出对于ICT/IICT和量化部分的算法图例,一个宏块中所有基于4×4块的IC-T/IICT变换都能够同时执行,这充分利用了DSP的8个功能单元。实验结果表明,经量化后,计算一个ICT/HCT的4×4块仅仅需要12个平均周期。这一优化不但提高了算法的速度又显著地降低了码流大小,使视频信号的实时处理成为可能。本文引用地址:http://www.eepw.com.cn/article/150854.htm
3 实验结果分析
在600 MHz的TMS320DM643平台上,通过开发软件CCS载入开源代码X264构架对CIF格式的5个视频序列(Akiyo,News,Foreman,Footba-ll,Mobile)进行了相关实验。在这5个视频序列中,Akiyo和News序列有较低的运动级别,背景变化画面人物运动幅度不大,而Foreman和Fo-otball有高的运动级别,运动剧烈有场景切换,最后一种Mobile序列则有复杂的背景。表1列出了在量化步长(QP)为25的情况下,原始H.264编码器和优化后的H.264编码器之间的对比结果。从中可以看出,原始的编码器的编码速度是2~3 f/s,而优化后的编码速度是前者的10倍多。
4 总结
本系统采用TMS320DM643作为的核心处理器,这款DSP芯片主要是为实现低功耗、高性能而专门设计的定点DSP芯片。它具有高度灵活的可操作性和高速的处理能力,先进的多总线结构,主要应用在通信、数据采集等系统中,特别在实时性方面效果最佳。
本设计借助开源代码X264在CCS开发平台进行试验,测试了编码优化前后的帧率等各种性能,旨在寻求更高效的视屏编码算法。
评论