高速转换器时钟分配器件的端接
端接不当使回声的幅度随着时间而变化，因此t也会随时间变化。端接的时间常数也会影响回声脉冲的形状和宽度。基于以上原因，反射引起的附加抖动，从形状看类似增加经典抖动的高斯特性。为了避免抖动和时钟质量降低的不利影响，需要使用表1中总结的恰当信号端接方法。Z0是传输线的阻抗；ZOUT 是驱动器的输出阻抗，ZIN 是接收器的输入阻抗。仅显示CMOS和PECL/LVPECL电路。
表1. 时钟端接
表1. 时钟端接
方法 | 描述 | 优势 | 弱点 | 备注 |
串行端接 | CMOS  实际上，因为阻抗会随频率动态变化，难以达到阻抗匹配，所以缓冲器输出端可以省去电阻(R)。 | 低功耗解决方案（没有对地的吸电流） 很容易计算R的值 R (Z0 – ZOUT). | 上升/下降时间受RC电路的影响，增加抖动。 只对低频信号有效。 | CMOS驱动器 不适合高频时钟CMOS drivers.信号。 适合低频时钟信号和非常短的走线。 |
下拉电阻 | CMOS  | 非常简单(R = Z0) | 高功耗 | 不推荐 |
LVPECL  | 简单的3电阻解决方案。 就节能而言稍好一点，相对于4电阻端接来说节省一个电阻。 | 推荐。 端接电阻尽可能靠近PECL接收器放置。 | ||
交流端接 | CMOS  | 没有直流功耗。 | 为避免较高功耗，C应该很小，但也不能太小而导致吸电流。 | |
LVPECL  | 交流耦合允许调整偏置电压。避免电路两端之间的能量流动。 | 交流耦合只推荐用于平衡信号（50%占空比的时钟信号）。 | 交流耦合电容的ESR值和容值应该很低。 | |
电阻桥 | CMOS  | 功耗实现合理的权衡取舍。 | 单端时钟用两个器件。 | |
LVPECL  | 差分输出逻辑用4个外部器件。 | 3.3V LVPECL驱动器广泛应用端接。 |
评论