新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 基于FPGA+DSP的高速中频采样信号处理平台的实现

基于FPGA+DSP的高速中频采样信号处理平台的实现

作者:时间:2011-04-22来源:网络收藏

1.1 A/D与D/A设计
四路A/D通道采用两片NS公司的ADC081000,每片有两个A/D通道,相比多片A/D器件的通道间相位恒定设计是一个难点而言,单片A/D器件可以更容易两路通道间的相位恒定。ADC081000是一款高性能的A/D采集芯片,单通道8 b频率为1 GHz。本中A/D通道间数据的相位恒定是利用采样时钟相位间的恒定来的。在设计时,使时钟芯片到两片A/D器件间的时钟线等长,两片A /D器件到间的时钟线与数据线也分别等长,并且还利用一片设计了对两片A/D器件的软启动控制,这就更保证了四路通道间采样时钟的相位恒定。
两路D/A通道采用两片AD公司的AD9736实现,AD9736单通道14 b,采样频率可达1 200 MSPS。两路高速D/A通路也利用一片作控制,实现通道间相位差的恒定。
1.2 单元设计
单元包括FPGA和两大部分。
FPGA部分主要由四片Virtex-4 SX55组成,四片FPGA间实现有串行连接和相隔间的连接。FPGA电路主要是实现对高速A/D采集数据的预处理和高速D/A回放数据处理,并且控制高速A/D电路采样时钟的相位恒定与高速D/A电路采样时钟的相位恒定,同时也根据需要与相应的进行数据交换或传递。FPGA电路上连接的光接口电路也可以实现与其他系统进行高速、实时的数据交换。
A/D采样之后的数字信号速率非常高,要从这些高速信号中得到有用的基带信号,需要有效地对其进行数字下变频、抽取、滤波等处理,这些功能都可以通过FPGA来实现。FPGA具有较高的处理速度和较高的稳定性,同时又具有设计灵活、易于修改和维护的优点,可以适应不同系统的要求,提高了系统的适用性及可扩展性。
电路是本的核心,完成大部分的数据处理工作,由四片ADSP TS201组成,四片DSP间实现了两两间的Link口互连,构成了分布式并行系统,可以把复杂的算法分割成小的任务给各处理器完成,从而减少任务的执行时间。
根据设计需要,数据的传输量很大,多DSP之间的数据传输速度尤为重要,采用Link口来传输数据,可以在不增加辅助电路的前提下,DSP间的直接互联。而且,Link口的数据传输采用专门的数据通道,不占有系统总线资源,消除了传输过程中的总线仲裁,减少了网络延迟带来的不确定因素。四片DSP间Link口的传递数据能力高达600 MB/s。
DSP主要是通过软件设计来实现数字基带信号处理以及比特流控制、编码解码等高速的数据交换和处理功能。对DSP开发的软件工具是ADI公司的VisualDSF++4.0,它是TigerSHARC系列DSP的集成开发环境,支持汇编语言、C语言、C++等开发语言,能让程序员使用这些工具编写出相对于特定DSP的高性能应用程序,发挥强大的处理能力。在本平台中,每片DSP的地位都是对等的,能够根据不同的要求,硬件结构不用改变,只须在DSP的软件算法中稍加改动,系统就能实现新的功能。
1.3 主控制电路设计
主控制电路与信号处理单元电路和外部接口电路相连,其核心是一片规模较小的FPGA。它主要是控制信号处理单元的同步复位及工作控制,可以将从外部主机接收到信号传递给信号处理单元,也可将信号处理单元的有关信息传递到外部主机中。
1.4 其他主要电路设计
时钟管理电路主要是负责板上FPGA、DSP、光口、高速A/D与D/A等正常工作所需要时钟生成与配置。外部存储电路是FPGA与DSP正常工作时所需要的外部RAM空间大小的设计。外部接口电路是本平台与其他设备进行连接的控制接口。光纤通道电路由两路光纤通道组成,每路可以工作在2.5 Gb/s,可以与其他系统进行数据交换。

2 性能测试
决定平台性能的指标有多个,选取最主要的三个进行测试,结果如下。
合成孔径雷达相关文章:合成孔径雷达原理


评论


相关推荐

技术专区

关闭