新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > CPLD的DSP多SPI端口通信设计

CPLD的DSP多SPI端口通信设计

作者:时间:2011-06-02来源:网络收藏
4 实验结果

本文引用地址:http://www.eepw.com.cn/article/150661.htm

  本采用全数字结构,易于用实现。以EPM7256为目标芯片,并实现了正确的数据传输。当56F801输出的十六进制参数分别为频率字DBOE,相位字0403,A相的占空比字04CE,B相的占空比字04CD时,波形输出如图7、图8所示。图7给出了信号发生器A相输出信号的实测波形,信号占空比调节为20%;图8给出了A相输出信号1和B相输出信号l的实测波形,两相信号相位差调节为常用的90°。该实验结果表明,参数传输正确,波形输出良好。

  

信号发生器A相输出信号的实测波形

  

A相输出信号1和B相输出信号l的实测波形

  结 语

  方式具有硬件连接简单、使用方便等优点,应用广泛。采取硬件和软件相结合的措施,可以确保中数据流的同步,实现可靠。本文给出了端口通信的与实现过程,讨论了其中的关键技术问题。SPI多端口通信方法基于实现,易移植,易于实现功能扩展,可广泛应用于各种采用SPI通信方式的自动化装置。


上一页 1 2 3 下一页

关键词: 设计 通信 SPI DSP CPLD

评论


相关推荐

技术专区

关闭