新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 基于PCIE/104总线的高速数据接口设计

基于PCIE/104总线的高速数据接口设计

作者:时间:2011-08-16来源:网络收藏

经过ploar软件计算,将以上的输入进去,再加入PCB厂家提供的介电常数等参数,最后得出的阻抗完全满足需求。多层板的信号很有必要进行信号完整性仿真,应用厂家提供的IBIS模型,采用Hyperlynx对板子进行了本地端和时钟端的信号完整性仿真。并根据仿真对布线提供了约束条件。而针对差分端,因为在信号仿真方面IBIS模型还不够精确,所以,PLX公司对其两对收发端口提供SPice模型,如图4所示。

本文引用地址:http://www.eepw.com.cn/article/150347.htm

d.jpg


将上诉模型导入HSpice中,同时引入Switch芯片给出的IBIS模型与板子上面的差分线trace的rglc模型。输出端的仿真效果图如下,可以看出差分信号的幅值是可以满足规范的电气要求的。

e.jpg


3 结语
PC/104作为一种嵌入式标准已经被很多控制系统所采用,而PCIE/104的提出将未来最为流行的串行差分结构,引入到了这种嵌入式总线标准,从而为各种高速、高带宽的嵌入式系统提供了选择。目前该系统由于采用了PCIE总线,相比采用PLX9054实现的PCI具有明显的优势。


上一页 1 2 3 4 下一页

评论


相关推荐

技术专区

关闭