Nios II实现二频机抖陀螺工作电路设计

激光陀螺的工作原理是Sagnac效应，与传统的机械陀螺相比，激光陀螺具有精度高、耐环境性能好、动态性能好、启动时间短、寿命长及数字式输出等特点，是捷联式惯性导航系统的理想元件。

　　二频机抖陀螺工作电路包括高压电源、抖动驱动与噪声注入、稳频和信号解调等部分。系统设计以软核处理器为核心.实时控制稳频、抖动驱动与噪声注入和高压电源等单元，并实现陀螺读取信号的鉴相解调与数字滤波。

　　Nios II是Altera开发的嵌入式软核处理器，采用RISC精简指令集，具有外设可定制、可裁剪性等优点，可方便嵌入Cvclone及Stratix系列 FPGA。陀螺信号处理系统中需要多种定制化的外设，而一般处理器无法满足这种要求，因此NiosⅡ软核处理器是处理激光陀螺陀螺信号的理想选择。

　　2 系统结构设计

　　图1为系统的功能原理框图。图中A、B为光电转换器接收的拍频信号过零比较后产生的方波信号，这两路方波信号经跳变检测和鉴相后产生跳变脉冲和方向信号。可逆计数器根据方向信号对脉冲进行可逆计数，而和频计数器仍对脉冲进行正向计数。低通滤波器对可逆计数器的计数值进行滤波，并将滤波值输入到处理器。UART1和上位机通讯，而UART2和UART3分别与稳频和抖动电路通讯，以控制稳频和抖动参数。2个SPI接口分别控制A/D转换和D/A转换的部分。

　　考虑到系统资源要求，FPGA采用Altera公司生产的EP2C200240C8，它属于Cyclone II系列，其内部资源主要有：多达两万个逻辑处理单元(LE);52个M4K模块，总共26 KB的片内RAM;26个18×18硬件乘法器;4个全局时钟锁相环;多达142个外部引脚。系统选用快速型Nios II处理器，处理器占用3 000多个逻辑处理单元，工作时钟为100 MHz。由于系统处理器程序运行在SDRAM中，所以在构建系统时要添加SDRAM控制器，SDRAM使用HY57V283220，其存储空间为16 M字节，完全能够满足处理器实际需求。处理器程序固件和FPGA的配置信息存储在EPCS串行配置器件中，这样可减少一片外置Flash。因为程序从 EPCS启动，所以在SoPC设计时添加外设EPCS控制器以引导程序的初始运行。

　　3 信号滤波实现

　　激光陀螺的读取信号是由两个光电管经光电转换后产生的，工艺上要保证两个光电管的拍频相位相差90°，这样便于在信号处理时进行相位检测。为了尽量减小锁区带来的误差，一般在陀螺中加入一个正负交变的正弦偏频信号：

　　为了有效提取信号，通常是对可逆计数器的计数值(即式(3)的积分值)进行滤波。