新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 基于CPLD的可编程高精度CCD信号发生器设计

基于CPLD的可编程高精度CCD信号发生器设计

作者:时间:2012-04-02来源:网络收藏

图3程序仿真结果

5 数模转换及输出处理模块

选用DAC2900 作为数模转换器,将模拟的灰度图像经数模转换得到的模拟信号。DAC2900 是TI 公司生产的10 位高速D/A 器件,DAC2900 采用单一电源工作,电源范围为3.3-5V, DAC2900 是电流输出数模转换器,它提供差分电流输出,可支持单端或查分应用。两个输出电流的匹配确保在差分输出结构中提高其动态性能,电流输出可直接与输出电阻相接,提供两个互补的单端电压输出,也可直接输入变压器。
DAC2900的模拟信号输出可以采取单端输出方式或者差分输出方式。单端输出方式连接比较简单,但抗噪性能差,所以采取差分输出方式,以尽量减少信号噪声以及电磁的干扰。尤其是采用差分输出方式可以将所有偶次谐波通过正反两个输入信号基本上互相抵消。
DAC2900芯片资料提供的原理图如图4所示,配置方案的参考公式如下:

图4输出处理电路原理图
Vref为DAC2900内部+1.25V基准电压,Rset为DAC2900从外部引入的配置电阻值,由公式(1)可知,可以通过设定该电阻值来调节OUTFSI ,由公式(2)得出,从而可以控制电压Vout 的大小。本系统Rset 取值为2K Ω ,可以得到20mA的满量程输出。系统要求转换电压范围为 0-500mV,则输出电阻Rf 取值为25 Ω ,满足系统要求。利用CADENCE软件实现PCB,原理图如图5所示:

图5数模转换模块的DXP原理图

6 提高信号精度

经过上述的数字的信号生成,数模转换及转换,基本上可以得到所需要的频率为11 MHz 的信号波形。信号上叠加了很多的高频噪声,无法满足下级采样系统对低噪声的要求。因此需要从PCB的布局、布线及器件的配置等多个角度人手,对信号进行改进,把噪声限制在10 mV 以下,主要从以下三方面来提升系统性能,抑制噪声:
(1)电源滤波部分。电源噪声的危害最大,通过对电源部分增加滤波电路来滤除电源噪声,同时因为大旁路电容可能因谐振而失效,所以在电路板上布置了一些比较小的旁路电容阵列,器件的每个供电电压管脚都要外接0.1μ ,电容来进行滤波。
(2)由于系统工作在较高的频率,所以要考虑到信号的完整性问题,即解决信号的反射及信号之间的串扰问题。选取串联端接的方法,并且将匹配电阻尽量靠近信号发送端。同时将完成的PCB图导入CADENCE软件进行仿真,确定最佳的串联电阻值,实际系统通过串联匹配电阻后,信号的过冲和振铃现象得到了有效的消除。
(3)增加模拟一阶有源滤波电路。通过示波器发现生成信号上叠加有高频噪声,为了滤除该噪声,选用OPA680放大器构成有源低通滤波电路。通过调节器件参数来改变滤波器的低通频率范围,大大方便了系统调试,有效的滤除了高频噪声。在接插件管脚增加RC低通滤波电路,实际证明对提高信号质量有一定的改善作用。

7 结束语

编译仿真通过后,在顶层用原理图进行综合实现,然后烧入芯片进行实验,并根据实际运行情况,对进行改进。如根据实际器件的延时特性.在设计中某些地方插入适当的延迟单元以保证各时延一致。本设计完成了 输出信号仿真,并给出最终仿真波形。我们对设计的在不同配置数据下的输出信号进行了测试,信号的波形和信噪比都完全能达到系统所要求的性能指标,从而表明该设计方案是行之有效的。

本文引用地址:http://www.eepw.com.cn/article/149303.htm
上一页 1 2 下一页

评论


相关推荐

技术专区

关闭