新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > TI 多内核 DSP 助力航空电子与雷达系统翱翔腾飞

TI 多内核 DSP 助力航空电子与雷达系统翱翔腾飞

作者:时间:2012-04-25来源:网络收藏

高性能 I/O

一般情况下,这些不但需要与来自多个厂商的设备进行互操作,而且还要与其它原有进行互操作。C6657/55 提供高性能外设集,支持现代所需的高数据传输速率,并具有支持原有设计的高灵活性。这些外设包括:

l 双通道 PCI Express 端口,支持每通道高达 5GBaud 的 GEN2;

l 4 通道 Serial RapidIO® (SRIO),符合 RapidIO 2.1 规范,支持每通道高达 5Gbps 的运行;

l 支持与其它 KeyStone 架构器件高达 50GBaud 互连的 HyperLink 可实现资源扩展;

l 千兆位以太网 (GbE) 端口,具有一个支持高达 1000Mbps 的 SGMII 端口;

l 32 位 DDR3,具有支持达 1,333MHz 速率的 ECC 接口;

l 16 位外部存储器接口 (EMIF),用于连接闪存存储器(NAND 与 NOR)以及异步 SRAM;

l 8 位或 16 位双通道通用并行端口,每个通道都支持 SDR 与 DDR 传输;

l 2 个多通道缓存串行端口 (McBSP)。

C6657/55 可充分利用 KeyStone 架构中丰富的外设与 AccelerationPac,以紧凑的外形与低功耗实现全面的多优势。

SRIO、PCIe 以及 HyperLink 能够在多个 SoC 和/或 FPGA 之间实现高速互联。HyperLink 是 KeyStone 架构内部总线的接口延伸,能够在点对点高速互连中提供 50Gbps 的速度。HyperLink 提供低开销协议,支持与其它 KeyStone 器件或 FPGA 的高速通信与连接。它可提供一款能够满足当前、SDR 以及系统可扩展性需求的解决方案。然而,SRIO 与 PCIe 则能够以较低的比特率实现基于各种标准的互连。

C6657 中的 32 位 DDR 外部存储器接口(支持 ECC)可提供支持 8GB 可寻址存储器空间的 1,333MHz 总线。 DDR3 实施方案可降低相关外部存储器访问的时延,为高速运行这些应用相关的大量数据提供必要的支持。



评论


相关推荐

技术专区

关闭