新闻中心

EEPW首页 > EDA/PCB > 业界动态 > 先栅极还是后栅极 业界争论高K技术

先栅极还是后栅极 业界争论高K技术

作者:时间:2010-07-21来源:半导体国际收藏

  Wilk表示,随着制程尺寸的进一步缩小,采用 gate-first工艺的厂商会发现“PMOS管的特性越来越难控制,实施Gate-first工艺的难度也悦来越大,因此我认为未来业界对gate- last工艺的关注程度会越来越广泛。”Wilk认为,由于gate-last工艺可以很好地控制栅极材料的功函数,而且还能为PMOS管的沟道提供有利改善沟道载流子流动性的硅应变力,因此gate-last工艺将非常适合低功耗,高性能产品使用,他表示:“不过我认为内存芯片厂商可能在转向gate-last工艺时的步伐可能会稍慢一些,他们可能会在未来一段时间内继续使用gate- first工艺,不过gate-last工艺显然有助于提升产品的性能和降低产品的待机功耗。”

本文引用地址:http://www.eepw.com.cn/article/111062.htm

  Applied Materials公司的CTO Hans Stork则表示gate-first工艺需要小心对待用来控制Vt电压的上覆层的蚀刻工步,而gate-last工艺则需要在金属淀积和化学抛光工步加以注意。“长远地看,我认为Gate-last工艺的前景更好一些。”他表示芯片厂商目前都非常关注 公司的32nm制程SOC芯片工艺,在这种工艺中,high-k绝缘层的等效氧化物厚度(EOT)为0.95nm.他说:“将其32nm gate-last制程SOC芯片产品的应用范围从高性能应用市场进一步拓展到了低漏电/低电压应用领域,而手机芯片则正好需要具备这些特性。”客户们对 gate-last和gate-first工艺在工函数控制,成本,产能,良品率等方面的实际对比数据非常关注。以至于已经有部分手机芯片厂商如高通等已经开始要求代工商能为他们提供“能与的产品性能相近”的产品。

  在IEDM2009 会议上,高通公司的高管曾表示他们很支持台积电去年七月份宣布将启用Gate-last工艺的决定。而今年1月份,高通则宣布已经与 GlobalFoundries公司签订了28nm制程产品的代工协议。这样,届时人们便有机会可以实际对比一下分别来自台积电和 GlobalFoundries两家公司,分别使用gate-last与gate-first两种工艺制作出的手机芯片产品在性能方面究竟有多大的区别。目前,高通公司的40nm制程手机用处理器类属与高性能芯片,其运行频率达到了1GHz,不过其功耗也控制得相当好,在谷歌Android智能手机中有使用这种处理器产品。

  Intel公司的制程技术高管Mark Bohr则表示Intel公司的Atom SOC芯片还需要一年左右的时间才会启用32nm制程工艺(图2)。当被问及应用gate-last工艺以后为什么芯片的核心尺寸会有所增大,是不是由于 gate-last本身的限制,导致更改后的电路设计方案管芯密度有所下降的问题时,Bohr表示Intel公司 gate-last 制程产品上电路设计方案的变动并不是由于应用了gate-last所导致,而是与当时Intel在制程产品上还在继续使用干式光刻技术有关。他表示“当时之所以会采用那种核心面积较大的设计规则,其目的并不是为了满足Gate-last 工艺的要求,而是要满足使用干式光刻技术的要求。”

  零界面层

  High-k绝缘层的材料选择方面,包括Intel公司的Bohr在内,大家似乎都同意HfO2将在未来一段时间内继续被用作High-K层的材料,业界近期将继续在改良HfO2材料上做文章,部分厂商可能还会考虑往HfO2层中添加一些特殊的材料,但他们近期不会把主要的精力放在开发介电常数更高的材料方面。

  另外,有部分厂商的主要精力则会放在如何减小High-k层下面的SiO2界面层(IL)的厚度方面,其目标是在High-k绝缘层的等效氧化物厚度为10埃时能把这种界面层的厚度降低到5埃左右。Sematech公司负责High-k项目研究的高管Paul Kirsch表示:“业内现在考虑较多的主要是如何进一步优化HfO2材料,而不是再花上五年去开发一种新的High-k材料。从开发时间要求和有效性要求方面考虑,目前最有意义的思路是考虑如何消除SiO2界面层和改善High-K绝缘层的介电常数值。”



关键词: Intel 45nm HKMG

评论


相关推荐

技术专区

关闭