基于TMS320 DM642的多路视频处理系统设计

　　时钟电路

　　为了降低片外时钟频率，提高系统稳定性，在设计DSP系统时应尽量使用DSP片内锁相环(PLL)。在本设计中选用外部50MHz的时钟源，经过PLL进行12倍频后得到CPU所需的600MHz主频。在本设计中，采用1/4CPU时钟为ECLKIN提供150MHz的时钟，并通过ECLKOUT1引脚将时钟提供给SDRAM的CLK引脚。

　　整个系统中使用到的时钟频率还有视频编解码芯片的14.31818MHz时钟，它与DSP主时钟一样都采用外部晶振。

　　外部存储器

　　本系统主要用于视频图像处理，在处理过程中会产生海量数据，而DM642片内仅有256KB的RAM，所以必须扩展大容量的外部存储器才能够满足数据处理的需要。

　　本设计采用两片Hynix公司的HY57V283220T(4M×32bit)SDRAM芯片构成64bit外部RAM空间;采用一片AM29LV033C(4M×8bit)FLASH芯片构成外部ROM空间。将上述两片SDRAM芯片并联构成64-bit位宽、32MB大小的存储空间映射到配置为同步动态存储器接口、64bit位宽的CE0子空间。

　　视频通路模块

　　本设计中将DM642的3个视频端口VP0VP1VP2均设置为8-bit BT.656模式，其中VP0和VP1采用单通道方式，将通道A用于视频采集;VP2采用双通道方式，通道A和B均用于视频采集。因此，最多可以同时采集4路模拟视频信号。在BT.656视频捕获模式下，FIFO空间总共为2560KB且如下分配：1个1280Byte的FIFO专用于存储Y采样数据;2个640Byte的FIFO分别用于存储Cb和Cr数据。

　　采用4片飞利浦公司的SAA7113解码芯片来实现4路模拟视频输入的转换。SAA7113支持6路复合视频信号CVBS或1路S端子(S-Video)输入，输出为带离散同步信号的8bit4：2:2YCbCr格式或者带内嵌同步信号的8bitBT.656格式的数字视频信号。

　　在视频回放部分，编码器选用1片飞利浦公司的SAA7121，其可将数字亮色信号(YUV)或数字RGB信号等数据转换成CVBS，S-VIDEO，RGB等模拟信号输出，支持PAL/NTSC制式，并且支持VGA及高清晰HDTV输出。编解码器与DM642的引脚连接图如图2所示。