ADF4108在宽带X波段频率合成器中的应用
优化设计及仿真
本文引用地址：http://www.eepw.com.cn/article/107008.htm为了实现X波段的微波频率合成器，设计时可以选用锁相环芯片ADF4108与外部VCO和环路滤波器来进行设计。由于受到芯片频带的限制，通常在芯片基础上需增加一个固定分频器，通常称之为固定前置分频式单环频率合成器，以便降低锁相环芯片RFIN的输入频率。该方案的具体电路结构原理如图3所示。
本设计将采用另外方法即外加混频器进行下混频方案，该设计保证了PLL系统中全相参且不引入前置分频器的电源噪声，同时还降低了的RFIN，称之为双环混频式锁相环频率合成器，该方案具体电路结构原理如图4所示(图4中R为倍频次数)。
ADF4108有一个简单的SPI可兼容串联读写接口，CLK、DATA和LE可控制数据传输，当LE(latch enable)为高电平时，在CLK的每个上升沿，已锁入输入内存的24 位数将被送入合适的缓存器。该系统工作速度是纳秒级。这比有几百微秒的锁定时间的典型系统更能满足要求，从而提高了锁相环的锁定速度。本设计采用CPLD进行控制，CPLD芯片中XC95288XL最快工作时间为10ns，并且具有较多的宏单元，可以快速实现对ADF4108芯片的串口控制。混频器选用成都亚光的HSPK68C，压控振荡器选用十三所的HE832K1，输入采用进口的100MHz晶振，其相位噪声可达-155dBc/Hz/kHz，100MHz的晶振经过二功分后，一路信号给梳谱发生器倍频使其产生C波段信号，另外一路送ADF4108作为参考源频率。该方案的具体电原理图见图5。
低通滤波器相关文章:低通滤波器原理
分频器相关文章:分频器原理 鉴相器相关文章:鉴相器原理 晶振相关文章:晶振原理 锁相环相关文章:锁相环原理
评论