新闻中心

EEPW首页 > EDA/PCB > 专题 > 加速IC测试工具开发进程

加速IC测试工具开发进程

作者:时间:2010-03-10来源:电子产品世界收藏

  在硅谷,供应商非常活跃。每次Globalpress公司组织采访活动中,EDA都是重要环节。 Graphics公司设计到芯片(Design to Silicon)部门副总裁兼总经理Joseph Sawicki介绍了芯片测试的挑战。

本文引用地址:http://www.eepw.com.cn/article/106766.htm

  随着IC制程节点从向65nm和45nm延伸,需要测试的数据量会激增,相应地会带来测试成本的提高(图1)。例如,从到65nm时,由于增加了门数,传统的测试量急剧增加;同时,在速(at-speed)测试也成倍增加,这是由于时序和信号完整性的敏感需求;到了45nm时代,在前两者的基础上,又新增了在新节点上探测新缺陷的测试。

  图1 测试成本的驱动力


上一页 1 2 下一页

关键词: Mentor EDA工具 90nm

评论


相关推荐

技术专区

关闭