新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > FPGA中的处理器IP概述

FPGA中的处理器IP概述

—— Processor IP in FPGA Design – An Overview
作者:Mike Kendrick 莱迪思(Lattice)半导体公司 软件产品规划经理时间:2010-03-09来源:电子产品世界收藏

  可编程逻辑业对微处理器核的报道层出不穷,包括与ARM和MIPS的协议,这些讨论已经持续了数年。然而,讨论的主题大体上没什么改变,诸如采用还是?采用供应商的特定标准还是行业标准?这些核如何用来全方位地支持生态系统?如何根据成本、功耗和性能来选择微处理器?如何根据应用来选择核?

本文引用地址:http://www.eepw.com.cn/article/106701.htm

  嵌入式微处理器的情况也没有太大的改变:设计人员可以选择供应商的特定,例如莱迪思的Mico32(图1)、Altera的Nios II和Xilinx的MicroBlaze(目前没有供应商提供)。在行业标准方面,现有ARM公司的和PowerPC

  设计人员对于IP 的优点和缺点都十分清楚。供应商特定的软核提供良好的成本和性能优势,因为它们是针对供应商的特定而优化的。然而,工业标准的核虽然没有像软核那样有效或节约成本,但声称拥有全方位的支持,以及拥有多年来设计人员所熟悉的用于ASIC或分立处理器设计的工具。不过,像Mico32那样的软核在技术上也很有优势(不仅仅拥有核,还有构建平台的工具),还有可用于任何ARM或MIPS发布的用实现的软核。

  传统理论认为,使用软核是一种避免微处理器过时的方法,而硬核(相对于软核而言)具有低成本、低功耗和更高的性能(但不灵活)的特点。然而,通常认为硬核有风险:他们占用了空间,对不需要使用他们的客户来说增加了成本,如果随后需要这个硬核能够提供更高性能的处理,那么很快会出现过时的情况。


上一页 1 2 下一页

评论


相关推荐

技术专区

关闭