新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 基于JTAG边界扫描方式的重构控制器的设计

基于JTAG边界扫描方式的重构控制器的设计

—— Design of Reconfigurable Controller Based on JTAG Boundary-Scan
作者:方超 龚龙庆 张宝利 西安微电子技术研究所时间:2010-02-05来源:电子产品世界收藏

  引言

本文引用地址:http://www.eepw.com.cn/article/105941.htm

  JTAG(联合测试行动小组)是一种国际标准测试协议(IEEE 1149.1兼容),目前主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议,如DSP、器件等。标准的JTAG接口是4线:TMS(模式选择)、TCK(时钟)、TDI(数据输入)、TDO(数据输出线)。本文利用JTAG标准协议设计一种针对同类进行动态配置的控制器。

  控制器硬件系统组成

  本文介绍一种基于“ARM处理器+”架构的重构控制器,重构控制器中的FPGA能够根据ARM处理器传送来的命令,对目标可编程器件JTAG接口进行控制,并模拟JTAG接口中产生激励信号(TMS、TDI、TCK序列),向目标可编程器件的JTAG接口提供所需的激励,使目标可编程器件内的进行状态转换,将指令和数据扫描到FPGA内部边界扫描电路指令寄存器和数据寄存器中。完成一次目标可编程器件配置,实现用户此时所要求功能,在下一时段,可根据用户新的要求,调用重构控制器内部存储器中不同方案在系统重新配置目标可编程器件,实现硬件的时分复用,灵活快速的改变系统功能,节省逻辑资源,满足大规模应用需求。

  其主要功能是控制按照用户不同需求调用不同的方案配置目标可编程器件。它主要包括ARM处理器、FPGA、Flash存储器,各功能部件主要功能如下:

  (1) ARM处理器,其主要功能是控制模拟JTAG接口的FPGA读取Flash存储器中的重构方案,实现在系统配置;

  (2) FPGA协处理器选用Xilinx公司SPARTEN3AN系列,是基于非易失性存储的FPGA,自身带有PROM,它作为外部总线和ARM控制器之间的双端口,主要功能是模拟JTAG接口实现TAP控制器时序,完成配置方案数据的并串转换并输出至外部总线;

  (3)FLASH存储器容量为32M×16bit,用于处理器的上电引导、存放多种重构配置方案。由于要求的存储容量较大,采用SPANSION公司[1]S29GL512P(32M×16bit)的存储空间,访问速度110ns,可以达到25ns快速页存取和相应的90ns随机存取时间;

  (4) 测试线TCK 、TMS 、TDI 和TDO,是重构控制器向目标可编程器件提供所需的JTAG TAP 激励,分别控制目标多个FPGA的重构配置和反馈重构信息。

  系统实现

  重构控制器

  本文设计的重构控制器采用ARM微处理器作为主控制器,以FPGA芯片作为协处理器配合主控制器工作。用户事先根据需求设计出不同的配置方案,并存储在重构控制器内部的存储器中,上电后,重构控制器就可以按需求将不同设计方案分时定位到目标可编程器件内,同时保持其他部分电路功能正常,实现在系统灵活配置,提高系统工作效率。


上一页 1 2 3 4 5 下一页

评论


相关推荐

技术专区

关闭